Cadence Design Systems ha presentato un flusso di implementazione backside completo e certificato per supportare il nodo di processo SF2 di Samsung Foundry. Questa ultima collaborazione tra Cadence e Samsung Foundry consente ai clienti di sfruttare il flusso digitale completo e il corrispondente Pdk (process design kit) Cadence per accelerare l'innovazione della progettazione di chip di nuova generazione per dispositivi mobili, automotive, IA e hyperscale. Il flusso è già stato convalidato grazie al completamento di un tapeout di un test-chip a 2 nm riuscito.
“Grazie alle collaborazioni in corso con Cadence, siamo costantemente alla ricerca di nuovi metodi per aiutare i clienti comuni ad accelerare l'innovazione dei progetti di nuova generazione", ha affermato Sangyun Kim, vicepresidente del Foundry Design Technology Team di Samsung Electronics. “Il successo del lancio di questo flusso di progettazione backside, completamente supportato dal flusso digitale Cadence, consente ai clienti di sfruttare i vantaggi della nostra tecnologia SF2 avanzata”.
Il flusso completo Cadence RTL-to-GDS ottimizzato per la tecnologia di processo Samsung Foundry 2nm include la soluzione Genus Synthesis, il sistema di implementazione Innovus, la piattaforma Integrity 3D-IC, la soluzione di estrazione Quantus, il sistema di verifica Pegasus, la soluzione di integrità dell'alimentazione IC Voltus, la soluzione Tempus Timing Signoff e l'opzione Tempus Eco. Il backside routing migliora i risultati Ppa e riduce la congestione nei frontside layers. Tale soluzione può essere utilizzata per reti di distribuzione dell'alimentazione, nets di clock tree e routing di segnali. I quattro motori di Innovus Implementation System sono stati ottimizzati di conseguenza per il processo Samsung Foundry 2nm:
• Il motore Innovus GigaPlace posiziona e legalizza automaticamente le strutture nTSV (nano through silicon via), consentendo una connessione tra i frontside e i backside layers.
• Il motore Innovus GigaOpt utilizza i backside layers per wires lunghi critici timing per migliorare le prestazioni del chip.
• Il motore Innovus NanoRoute supporta intrinsecamente il routing backside basandosi sulle regole in formato Lef (Library Exchange Format) della tecnologia.
Oltre alle capacità del motore di Innovus Implementation System (in grado di gestire la tecnologia SF2), la soluzione di estrazione Quantus supporta completamente i backside layers per consentire a Tempus Timing Solution di effettuare il signoff di progetti con un mix di layers frontside e backside, offrendo una caduta di tensione ridotta sulla rete di distribuzione dell'alimentazione e un miglior routing sui frontside metal layers.
"Grazie alla collaborazione in atto con Samsung Foundry sul flusso completo da RTL a GDS e sulla tecnologia SF2, i progettisti possono accelerare il time-to-market", ha affermato Vivek Mishra, vicepresidente corporate del gruppo Digital & Signoff di Cadence. "Abbiamo già ottenuto un tapeout di successo e auspichiamo che i clienti possano ottenere molti altri progetti di successo utilizzando le nostre ultime tecnologie".
