CXMT avvia la produzione di LPDDR6 e cita il Pentagono
ChangXin Memory Technologies ha annunciato il 29 agosto su Weibo l’ingresso in produzione di massa della memoria LPDDR6. Il primo dispositivo ad adottarla sarà il pieghevole Xiaomi 18 Fold, atteso in Cina a settembre, come confermato dal fondatore Lei Jun, che ha indicato lo Xring O3 come primo SoC a supportare lo standard. CXMT dichiara un picco di 12.800 Mbps e un taglio massimo di 16 GB per chip; il processore Xiaomi, prodotto da TSMC a 3 nanometri, pilota la memoria a 10.667 MT/s su quattro canali da 24 bit, per 113,8 GB/s di banda. Il salto arriva a meno di un anno dall’avvio dei volumi su LPDDR5, come rilevato da Reuters.
Il dato va letto con misura: l’avvio dei volumi non equivale a rese consolidate, e i 12.800 Mbps sono un valore di specifica. Lo standard JESD209-6, pubblicato da JEDEC nel luglio 2025, prevede due sottocanali da 12 DQ per die e gestione dinamica di tensione e frequenza, la cui implementazione effettiva non è ancora nota. Resta il fatto industriale: un telefono di fascia alta con SoC e memoria di progettazione cinese, ma con il silicio del processore ancora affidato a una fonderia taiwanese. La dipendenza non è rimossa, è spostata a monte.
Lo stesso giorno CXMT ha aperto un secondo fronte. Venerdì 28 agosto ha depositato presso la Corte distrettuale di Washington un ricorso contro il Dipartimento della Difesa per la permanenza nella lista Section 1260H, chiamando in causa il segretario Pete Hegseth, il vice Steve Feinberg e l’assistant secretary Michael Cadenazzi. Nel deposito, riportato da Reuters, l’azienda definisce arbitraria la decisione e lamenta la violazione del giusto procedimento: a febbraio sarebbe stato pubblicato un avviso di rimozione, ritirato lo stesso giorno, seguito da una nuova conferma nella revisione di giugno 2026. Dopo Xiaomi nel 2021 e Alibaba a giugno, la posta è lo standard probatorio richiesto alle liste di sicurezza nazionale, tema su cui secondo i legali interpellati da Nation Press esistono precedenti favorevoli nei casi Hesai, DJI e WuXi AppTec. La coincidenza con l’annuncio industriale non sembra casuale, e arriva su un primo semestre 2026 con ricavi indicati in crescita dell’874% a 150,3 miliardi di yuan.
Qualcomm porta Samsung e SK hynix dentro l’architettura HBC
Alla Deutsche Bank Technology Conference del 26 agosto, Durga Malladi di Qualcomm ha dichiarato che Samsung Electronics e SK hynix collaborano alla commercializzazione dell’High Bandwidth Compute presentato a giugno. Malladi ha raccontato di essersi recato in Corea aspettandosi resistenza, dopo una presentazione che elencava i limiti dell’HBM, e di aver ricevuto invece proposte di collaborazione: le due aziende, secondo The Elec, partecipano allo sviluppo mantenendo in parallelo le rispettive roadmap HBM.
L’impostazione rovescia la geometria consolidata: invece di affiancare stack HBM al die di calcolo tramite interposer, HBC impila DRAM della famiglia LPDDR sopra il die, collegandoli con TSV. Qualcomm rivendica sei volte la banda e l’efficienza in token per watt rispetto all’HBM, contro i 21-24 TB/s aggregati degli acceleratori attuali; la prima generazione, dichiarata a 133 TB/s e 768 GB, debutterà sull’AI250 il prossimo anno, mentre l’AI300 del 2028 monterà la seconda. Qualcomm progetta il die di calcolo e il layout dei TSV, i coreani gestiscono lo stacking, e TrendForce segnala un possibile ruolo di TSMC sul packaging.
Nessuna cifra ha verifica indipendente, e il confronto con l’HBM4 — circa 3,3 TB/s per stack — non è omogeneo, perché in HBC parte del calcolo avviene sul die sottostante. Il punto per il mercato è un altro: i due fornitori che incassano il premio di prezzo dell’HBM partecipano anche a una possibile alternativa, accanto all’High Bandwidth Flash. È una copertura razionale mentre il collo di bottiglia si sposta dalla quantità di memoria impilabile all’efficienza del trasferimento dati, e conferma che la competenza difendibile non è il formato della memoria ma il know-how di impilamento.
Intel: la densità di difetti di 14A scende più in fretta del previsto
Alla stessa conferenza il CFO di Intel David Zinsner ha affermato che la densità di difetti del nodo 14A sta scendendo più rapidamente della curva obiettivo interna, con il ritmo migliore osservato dai tempi del 22 nanometri, come riportato da Tom’s Hardware. I clienti esterni, ha aggiunto, sono passati dalla valutazione dei dati tecnici alle domande sull’allocazione di capacità. Il confronto va però perimetrato: Zinsner paragona la traiettoria a due anni dai volumi con quella del 22 nanometri nel 2010, non i livelli assoluti, e sedici anni di evoluzione della metrologia hanno cambiato ciò che si misura, come osserva Igor’s Lab. La densità di difetti non coincide con la resa: un die piccolo tollera un valore che un acceleratore da datacenter non tollera.
Il termine di paragone resta significativo, perché il 22 nanometri fu il primo processo industriale con transistor FinFET e assicurò a Intel oltre due anni di vantaggio, l’ultima fase prima del decennio che ha portato al fallimento del primo 10 nanometri e alla cancellazione del 20A. Sul piano tecnico 14A combina RibbonFET di seconda generazione, alimentazione da retro PowerDirect e High-NA EUV, con obiettivi dichiarati di prestazioni superiori del 15-20% a parità di consumo, consumo inferiore del 25-35% a parità di prestazioni e densità fino al 30% più alta rispetto a 18A; produzione a rischio nella seconda metà del 2027, volumi nel 2028. Il mercato ha reagito con freddezza: titolo a 89,47 dollari venerdì, in calo del 2,85%, e divisione Foundry con ricavi trimestrali per 5,765 miliardi a fronte di 2,1 miliardi di perdita operativa. Manca ancora un cliente esterno di riferimento con contratto vincolante: l’interesse dichiarato non equivale a un impegno.
Il silicio da 300 millimetri esce dal congelamento dei prezzi
Hangzhou Lion Microelectronics ha annunciato un investimento di circa 3 miliardi di yuan, pari a 446 milioni di dollari, in un nuovo progetto per wafer da dodici pollici a Jiaxing, secondo DigiTimes. È l’ultimo di una sequenza fitta: da inizio anno Xi’an ESWIN Material, la stessa Lion, CCMC, TCL Zhonghuan e NSIG hanno accelerato le espansioni, con ESWIN che l’8 agosto ha perfezionato un aumento di capitale da 6,5 miliardi di yuan sulla controllata di Wuhan e punta a 1,8 milioni di wafer al mese a regime. I conti semestrali di Lion mostrano ricavi della divisione wafer a 1,582 miliardi di yuan (+25,68%), con la componente da dodici pollici a 613 milioni e un balzo del 115% per gli epitassiali, come documentato da TrendForce.
La dinamica dei prezzi ha due cause. La prima è contrattuale: gli accordi pluriennali firmati a prezzi di minimo ciclico durante la sovraccapacità scadono nel 2026, mentre l’utilizzo delle fonderie supera il 95%. La seconda è strutturale: un server AI assorbe wafer da dodici pollici in misura circa 3,8 volte superiore a un server generalista e l’HBM consuma silicio in misura tripla rispetto alla DRAM convenzionale, con un deficit atteso in ampliamento nel 2027. GlobalWafers ha confermato il 4 agosto che le linee da sei, otto e dodici pollici viaggiano prossime alla saturazione, mentre le spedizioni globali del primo trimestre sono cresciute del 13% annuo secondo SEMI, assorbite in larga parte dall’infrastruttura per datacenter. Per i progettisti la conseguenza è duplice: sul nodo avanzato il substrato resta una frazione marginale di un wafer da decine di migliaia di dollari, mentre sui nodi maturi, a margine sottile e contratti annuali, il rincaro si trasferisce rapidamente sui listini industriali e automotive. È la finestra che le imprese cinesi attendevano: la quota di capacità globale nazionale è passata dal 3% del 2020 al 28% del 2025 ed è attesa al 32% quest’anno.
