Cadence Design Systems ha presentato la piattaforma Cadence Joint Enterprise Data and AI (JedAI). Si tratta di una soluzione che consente un passaggio generazionale da algoritmi single-run, single-engine per l'automazione della progettazione elettronica (EDA) ad algoritmi che sfruttano big data e intelligenza artificiale (AI) per ottimizzare più esecuzioni di più engine nell'ambito di un completo flusso di progettazione e verifica SoC.
La piattaforma Cadence JedAI consente agli ingegneri di raccogliere informazioni utili da enormi volumi di dati di progettazione e verifica dei chip, aprendo così le porte a una nuova generazione di strumenti di sviluppo e verifica basati sull'intelligenza artificiale che migliorano notevolmente la produttività e i parametri PPA.
Con la piattaforma Cadence JedAI, Cadence unifica l'analisi dei big data tra le sue piattaforme di intelligenza artificiale (verifica Verisium, implementazione Cadence Cerebrus e ottimizzazione di sistema Optimality), nonché i sistemi di gestione del ciclo di vita del silicio di terze parti.
Con la nuova piattaforma Cadence JedAI, gli ingegneri possono gestire senza problemi sia dati strutturati che non strutturati, tra cui:
- Dati di progettazione come forme d'onda e copertura nella verifica funzionale, profili di layout fisico, report di analisi di temporizzazione/potenza/tensione/variazione, RTL di progettazione, netlist e specifiche SDC nell'implementazione del progetto.
- Dati del carico di lavoro come runtime, utilizzo della memoria e utilizzo dello spazio su disco, nonché metadati sugli input di ciascuna attività e dipendenze tra di essi.
- Dati del flusso di lavoro come tool e la metodologie utilizzati per creare un progetto.
La piattaforma Cadence JedAI semplifica la gestione delle complessità di progettazione associate alle emergenti applicazioni consumer, hyperscale computing, comunicazioni 5G, applicazioni automotive e mobile e altro ancora. I clienti che utilizzano il software di implementazione analogica/digitale/pcb e di verifica e analisi Cadence e persino le applicazioni di terze parti possono utilizzare la piattaforma JedAI per unificare e analizzare tutti i loro big data. Inoltre, la nuova piattaforma è abilitata al cloud e offre risorse di calcolo altamente scalabili in un ambiente di progettazione sicuro messo a disposizione dai migliori fornitori di servizi.
"Per consentire all'industria dei semiconduttori di proseguire sulla sua traiettoria di forte crescita, è fondamentale che il processo di progettazione dei chip diventi molto più efficiente e rimanga al passo con le richieste del mercato", ha affermato Pat Moorhead, ceo, fondatore e capo analista di Moor Insights & Strategy. "Il miglioramento dei processi di progettazione attraverso l'intelligenza artificiale e l'analisi dei big data creano un chiaro vantaggio per i team di ingegneri, i quali ora possono ottenere delle informazioni fondamentali dalle grandi quantità di dati EDA che hanno a portata di mano. La nuova piattaforma Cadence JedAI è progettata per fornire agli utenti approfondimenti di progettazione automatizzati e intelligenti e la capacità di scalare notevolmente la produttività del team di ingegneri".
I clienti che utilizzano la piattaforma JedAI Cadence hanno accesso ai seguenti vantaggi:
- Elevata scalabilità: scalabilità e sicurezza di livello aziendale che consentono l'ottimizzazione della progettazione su più esecuzioni, tool, utenti, progetti e domini EDA.
- Intelligenza perseguibile: possibilità di confrontare rapidamente le metriche di diverse versioni dello stesso progetto e/o di più progetti, indicando le azioni consigliate per migliorare il PPA e aumentare la copertura della verifica.
- Tecnologia di gestione del flusso di lavoro: la capacità di gestione del flusso di lavoro integrata consente agli utenti di acquisire in modo efficiente le metodologie di progettazione dei chip e di trasferire automaticamente i dati di sviluppo tra progetti tramite “data connectors”.
- Analisi personalizzate: offre interfacce utente aperte standard come Python, Jupyter Notebook e API REST, consentendo ai progettisti di creare applicazioni di analisi personalizzate.
"Il raggiungimento degli obiettivi di progettazione richiede una varietà di analisi e risorse di progettazione significative", ha affermato Satoshi Shibatani, direttore Digital Design Technology Department, Shared R&D EDA Division a Renesas. “Utilizzando l'analisi big data della piattaforma Cadence JedAI, possiamo recuperare le informazioni necessarie e risolvere rapidamente i problemi legati ai colli di bottiglia. Continuiamo ad espandere la nostra collaborazione AI con Cadence e a utilizzare i nostri dati in modo efficace e vantaggioso per migliorare PPA e produttività in tutte le fasi di progettazione e verifica".
"Le dimensioni e la complessità dei progetti dei chip sono aumentate in modo esponenziale negli ultimi dieci anni, di conseguenza anche il volume dei dati di progettazione e verifica è aumentato", ha affermato Venkat Thanvantri, VP R&D AI presso Cadence. “In precedenza abbiamo visto che, una volta completato un progetto di un chip, i preziosi dati venivano cancellati per far posto al progetto successivo. Ci sono elementi preziosi nei vecchi dati e la piattaforma Cadence JedAI consente ai team di ingegneri di accedere facilmente a queste risorse e applicarle ai nuovi progetti per offrire produttività ingegneristica e livelli PPA ottimali e risultati di prodotto più prevedibili e di qualità superiore".
