Per percorsi di segnale ad alte prestazioni

Il rumore del driver dell'Adc è diviso per il guadagno dell'Lna e di conseguenza ed è meno critico per le prestazioni di rumore complessive. Il blocco di base a valle dell'Lna è lo stadio di pilotaggio dell'Adc. In un sistema che fornisce una risposta a segnali fino a 0 Hz, un amplificatore accoppiato in continua costituisce l'unica scelta, mentre in un sistema accoppiato in alternata, può essere usato anche un trasformatore. Tuttavia, i trasformatori sono limitati nel loro intervallo di frequenze operative e possono avere un bilanciamento scarso delle uscite differenziali, aspetto questo che è importante quando si pilotano gli Adc con ingressi differenziali. Quando forniscono un guadagno, i trasformatori moltiplicano anche l'impedenza di ingresso che pilota l'Adc per il quadrato del rapporto di spire del trasformatore, riducendo di conseguenza la banda del sistema. Anche se gli amplificatori possono aggiungere più rumore rispetto ad un trasformatore, hanno una piattezza migliore e possono fornire un intervallo di guadagni desiderati impostando dei resistori esterni. Il guadagno di un trasformatore è limitato dai rapporti di spire che possono essere ottenuti. Gli amplificatori hanno un'impedenza in uscita minore, che non è affetta in modo significativo dalla scelta del guadagno. Il percorso di segnale fra uno stadio e l'altro può essere sbilanciato (single-ended) o differenziale, in relazione alla sorgente di segnale iniziale. Per una sorgente con un'uscita single-ended, può essere usato uno stadio di tipo “single-to-diff” per creare segnali di pilotaggio.

Diversi tipi di sistemi di acquisizione dati

I sistemi con dati campionati possono essere suddivisi in due tipi principali. Quello più semplice è il sistema in banda base, noto anche come sistema “prima zona di Nyquist”. Il secondo è il più complesso sistema sottocampionato, spesso indicato come sistema passa banda, a banda stretta, sub-campionato o campionato a frequenza intermedia (Intermediate Frequency). I percorsi di segnale in banda base del sistema sono generalmente accoppiati in continua mentre i percorsi di segnale nella banda passante IF tendono ad essere accoppiati in alternata. In un sistema “prima zona di Nyquist” convenzionale, l'Adc campiona l'ingresso alla velocità di campionamento, fS, che è almeno il doppio della frequenza massima del segnale, fH, presente all'ingresso dell'Adc (Fig. 2a). Per evitare l'aliasing delle frequenze in ingresso al di sopra di fS/2 all'interno della prima zona di Nyquist, come mostrato in Fig. 2b, l'ingresso dell'Adc è normalmente limitato in banda alla prima zona di Nyquist da un filtro di canale passa-basso.
Per usare l'intervallo dinamico completo dell'Adc, assicuratevi che qualsiasi componente di segnale indesiderata, al di fuori della banda, sia filtrata ad un valore inferiore al livello corrispondente al bit meno significativo (Least Significant Bit) dell'Adc. Questo richiede filtri di ordine superiore per ottenere un'attenuazione della risposta in frequenza fuori banda (roll-off) sufficientemente netta se i componenti del segnale in ingresso desiderati e quelli indesiderati si avvicinano troppo a fS/2 (Fig. 2c). Una soluzione consiste nell'aumentare la frequenza di campionamento dell'Adc e di sovra-campionare il segnale in ingresso. Questo distribuisce le zone di Nyquist verso valori superiori in frequenza e rilassa le specifiche di progetto del filtro (Fig. 2d). Un sistema sotto-campionato fa uso di un Adc con una banda a piena potenza molto superiore rispetto a fS/2. Per esempio, non è inusuale trovare una banda in ingresso da 1 GHz con un Adc con campionamento a 100 MHz. Questo consente di sotto-campionare un segnale in ingresso a banda stretta centrato ad una frequenza > fS/2, ad una velocità molto più bassa rispetto alla velocità di Nyquist convenzionale fS, ed di replicarlo o “ripiegarlo” nella prima zona di Nyquist. Per ottenere dall'Adc prestazioni ottimali in termini di distorsione, è consigliabile mantenere la frequenza centrale del segnale sotto-campionato a non più del 10% fino al 30% della banda a piena potenza dell'Adc, in relazione alle prestazioni dell'Adc stesso. In un sistema sotto-campionato, il filtro di canale è la chiave per assicurare che il segnale desiderato sia recuperato in modo ottimale alla banda base e sia separato da tutte le altre componenti generati dall'aliasing. Si usa un filtro passa-banda per rimuovere tutte le frequenze di interferenza e il rumore dall'ingresso dell'Adc, che potrebbe altrimenti diventare indistinguibile dal segnale desiderato in banda base. Spesso in un sistema sotto-campionato, la banda del segnale di interesse è sovra-campionata, ad esempio con un campionamento da 100 MSPS di un segnale di 5 MHz di banda, e post-filtrata digitalmente per migliorare l'intervallo dinamico del sistema. Il guadagno di elaborazione del rumore è ottenuto dal fatto che il rumore dell'Adc riferito all'ingresso è distribuito lungo l'intera prima zona di Nyquist dallo zero fino a fS/2. Riducendo la banda in ingresso a meno di fS/2, il rumore all'ingresso dell'Adc è ridotto, fornendo un intervallo dinamico e una risoluzione superiori. Il guadagno di elaborazione che si aggiunge è dato dall'equazione:

Guadagno di elaborazione = 10 log [(fS/2)/BW] dB

dove BW è la banda del segnale a valle del filtro. Per fS = 100 MSPS e BW = 5 MHz, questo corrisponde a un guadagno di elaborazione di 10 dB.
L'instabilità di fase (o jitter) nella temporizzazione del clock dell'Adc è un altro fattore chiave che impatta sull'Snr (Signal-to-Noise Ratio) ovvero sul rapporto segnale/rumore del sistema di campionamento. In corrispondenza delle frequenze di segnale elevate, l'Snr dell'Adc si discosta dal livello usuale limitato dal rumore di quantizzazione di 6,02n + 1,76 dB (in cui n = numero di bit) verso il livello limitato dal rumore di jitter di - 20 × log (2π × fSIGNAL × tjrms). La variabile fSIFGNAL è il componente di frequenza più alto del segnale di ingresso per la conversione da parte dell'Adc. La variabile tjrms è il valore quadratico medio del jitter totale espresso in secondi. Gli ultimi convertitori ad alta velocità di campionamento di National Semiconductor sono specificati con clock differenziali con ampiezza 2 VP-P per minimizzare il jitter e massimizzare l'Snr.

Lo stadio di ingresso dell'Adc

Quando si sceglie un amplificatore per pilotare un Adc ad alta velocità, è importante comprendere quale carico deve pilotare l'amplificatore. Il front end interno di un Adc senza buffer consiste tipicamente in una rete di ingresso di campionamento controllata da un segnale di clock del campionatore a mantenimento (sample and hold) che controlla la rete di ingresso, per campionare il segnale applicato in ingresso o per mantenere lo stato dell'ingresso per la conversione (Fig. 4). Questa rete di ingresso presenta un carico capacitivo variabile verso lo stadio di pilotaggio, il quale compie ripetutamente una transizione fra la funzione di campionamento e quella di mantenimento, generando degli impulsi all'ingresso Adc durante il transitorio di carica, che peggiorano se l'impedenza del circuito di pilotaggio è troppo alta.
Se lo stadio di pilotaggio è un amplificatore, esso deve andare a regime dopo ciascuna transizione e prepararsi per il campione successivo. Deve rimanere stabile con il carico capacitivo variabile. L'ingresso è campionato ad ogni ciclo di clock, quindi l'uscita di un amplificatore avrebbe approssimativamente mezzo ciclo di clock per raggiungere il valore di regime, che equivale a 5 ns per un clock di 100 MHz. Se non si usa un circuito di pilotaggio per l'Adc ed il segnale di ingresso ha un'impedenza di sorgente elevata, allora l'assenza di un adattamento corretto di quest'ultima con l'impedenza di ingresso relativamente bassa dell'Adc può portare a inaccuratezze e a errori di conversione. Questo adattamento è una funzione chiave dei blocchi di amplificazione e di filtraggio di canale. L'amplificatore fornisce il pilotaggio richiesto in uscita per caricare la rete di campionamento e mantenimento dell'Adc, ed inoltre abilita altre funzioni di condizionamento dei segnali come la traslazione di livello del segnale di ingresso nell'intervallo degli ingressi dell'Adc, e l'applicazione di un guadagno. Il filtro fra l'amplificatore e l'Adc limita la banda di rumore del segnale applicato all'Adc, che sarebbe altrimenti la piena banda dell'amplificatore. Esso inoltre isola il carico capacitivo dell'ingresso Adc dall'amplificatore per mantenere il margine di fase e la stabilità dell'amplificatore, ed attenua gli impulsi sull'ingresso dell'Adc per la carica transitoria quando la capacità del campione è commutata. Il filtro dovrebbe essere progettato per presentare un carico sufficientemente alto verso l'amplificatore per massimizzare le prestazioni di distorsione dell'amplificatore, presentando al contempo un'impedenza sufficientemente bassa alle alte frequenze verso l'Adc per massimizzare le prestazioni dell'Adc.

Strutture di ingresso dell'Adc e scelta del driver

L'ingresso dell'Adc potrebbe essere sbilanciato (single ended) o differenziale. L'ingresso single ended si trova più comunemente sugli Adc a velocità ed a risoluzione inferiore. È limitato dalla suscettibilità al rumore, dalla distorsione e dagli offset in continua che portano ad una riduzione dell'accuratezza e delle prestazioni del sistema. L'Adc con ingressi differenziali e complementari fornisce l'immunità agli errori di modo comune, come il rumore iniettato dal processo di commutazione del circuito sample and hold, dato che questi errori appaiono su entrambi gli ingressi e sono sottratti. Analogamente, è sottratta anche qualsiasi distorsione di ordine pari, come la distorsione di seconda armonica creata da impedenze di ingresso non adattate, o da altre asimmetrie all'ingresso del percorso di segnale. In un sistema a bassa tensione, in cui l'escursione del segnale non distorto è limitata dal margine operativo dei dispositivi attivi lungo il percorso di segnale, un segnale analogico differenziale rende possibile un'escursione di segnale doppia a bassa distorsione rispetto ad un segnale sbilanciato.
Per l'Adc con ingresso sbilanciato, gli amplificatori a retroazione di corrente (Current Feedback) si prestano bene a causa del loro basso valore di distorsione, dell'elevata capacità di pilotaggio, e della capacità di fornire un'ampiezza di banda elevata in corrispondenza di guadagni alti. La configurazione non invertente dell'amplificatore (Fig. 5a) presenta il vantaggio di avere un'impedenza di ingresso molto alta, la quale è facile da adattare all'impedenza di uscita di qualsiasi sorgente, RS, aggiungendo un resistore adattato di terminazione, RT. Per contro, in Fig. 5b, l'impedenza di ingresso, RS, dell'amplificatore non invertente è data dal parallelo fra RG ed RT, in cui il valore di RG interagisce con RF nel determinare il guadagno. RT è opzionale e la sorgente in ingresso può essere adattata direttamente ad RG senza ricorrere ad RT. Tuttavia, questo può portare ad un valore non ottimale di RF per un valore particolare di guadagno, di banda e di piattezza del guadagno, specialmente nel caso di un amplificatore CFB.
Per un amplificatore a retroazione di tensione (Voltage Feedback), RB è impostata ad un valore uguale all'impedenza effettiva vista all'ingresso invertente per cancellare gli errori causati dalla corrente di polarizzazione dell'ingresso. Nel caso di valori elevati di RB, potrebbe essere necessaria CB per ridurre il rumore ad alta frequenza causato dalla corrente di rumore in ingresso all'amplificatore, la quale scorre su RB. Nella configurazione invertente dell'amplificatore, gli ingressi dell'amplificatore sono tenuti ad un valore fisso di massa virtuale mentre nella configurazione non invertente gli ingressi vedono la piena escursione del segnale in ingresso. Di conseguenza, lo stadio di ingresso dell'amplificatore invertente vede una tensione molto più piccola ai propri ingressi, la quale riduce qualsiasi distorsione introdotta dallo stadio di ingresso.
Allo scopo di ottenere le piene prestazioni, un Adc con ingressi differenziali deve essere pilotato in modo differenziale. La Fig. 6a mostra un amplificatore integrato con uscite ed ingressi differenziali. L'amplificatore è in grado di supportare il funzionamento in continua od in alternata, e il suo guadagno è impostato da quattro resistenze esterne attraverso l'equazione indicata nel diagramma. L'amplificatore può anche essere pilotato da una sorgente single-ended come in un amplificatore con ingressi sbilanciati e uscite differenziali con l'ingresso inutilizzato dell'amplificatore messo a massa, come illustrato in Fig. 6b.
I resistori RF ed RG dovrebbero essere opportunamente adattati e dovrebbe essere osservata una rigorosa simmetria nella disposizione dei componenti sulla scheda a circuito stampato. Questo assicura un bilanciamento ottimale delle uscite, necessario per avere valori di distorsione bassi, e un buon rapporto di reiezione di modo comune (Common Mode Rejection Ratio) da questo circuito. Il livello di modo comune dell'uscita è determinato dal controllo di modo comune VCM, indipendentemente dal livello di modo comune dell'ingresso, che è ideale per traslare il livello del segnale in ingresso all'amplificatore per adattarlo al livello di modo comune richiesto per l'ingresso dell'Adc.
Per ottenere le prestazioni migliori in termini di distorsione, non limitate dai margini all'ingresso o all'uscita dell'amplificatore, è raccomandato l'uso di due alimentazioni separate a ± 5V. Un amplificatore ideale per il pilotaggio di un Adc sarebbe completamente trasparente all'Adc e non degraderebbe le sue prestazioni. Sebbene questo sia difficile da ottenere, è possibile minimizzare il degrado di prestazioni. Da un punto di vista delle specifiche in continua, il requisito fondamentale dell'amplificatore è che l'intervallo di tensioni in uscita dell'amplificatore supporti l'intervallo di tensioni all'ingresso dell'Adc per avere la piena scala delle uscite. Da un punto di vista del funzionamento in alternata, l'amplificatore deve avere una banda e un guadagno piatti di modo che il segnale desiderato non sia attenuato dalla risposta in frequenza dell'amplificatore, ed inoltre deve avere livelli di rumore e di distorsione sufficientemente bassi, tali da non impattare sulle prestazioni dell'Adc. La banda richiesta per l'amplificatore è dettata dallo spettro di frequenza del segnale di ingresso che deve essere elaborato e dai requisiti per ottenere buone prestazioni in termini di distorsione alle alte frequenze. La frequenza massima del segnale ed il livello di tensione a piena scala dell'ingresso dell'Adc determinano lo slew rate richiesto per l'amplificatore e la banda di grande segnale (Large Signal Bandwidth). Queste specifiche determinano la banda del canale quando l'ingresso dell'Adc è pilotato a piena scala. A causa dell'attenuazione sul limite della banda passante del guadagno ad anello aperto dell'amplificatore, la distorsione dell'amplificatore inizia a degradare a frequenze molto più basse rispetto all'Lsbw dell'amplificatore. Nel caso di amplificatori Vfb con un prodotto guadagno-banda fisso, l'entità di guadagno disponibile per segnali a frequenze molto alte può essere limitata. Un amplificatore Cfb, con una banda relativamente larga ed indipendente dal guadagno ed una piattezza del guadagno eccellente, costituisce una buona scelta per i segnali a frequenze molto alte. La piattezza effettiva richiesta per il guadagno dipenderà dai requisiti dell'applicazione. Ipotizzando che tutte le altre specifiche in continua ed in alternata siano soddisfatte, il rumore e la distorsione saranno in ultima analisi le due principali specifiche di interesse per una data combinazione di Adc e di amplificatore, dato che questi determinano il Sinad. L'Enob può essere calcolato dal Sinad usando l'equazione:

Enob = (Sinad - 1,76)/6,02 , dove il Sinad è espresso in dB.

Dato che la distorsione e il rumore sono specificati separatamente per l'amplificatore e l'Adc, è necessario considerare come la combinazione dell'amplificatore con l'Adc impatti sulle prestazioni complessive del sottosistema. Il rumore dell'amplificatore di pilotaggio ed il rumore dell'Adc sono scorrelati ed i loro valori quadratici medi possono essere sommati a scopo di analisi.
Affinché il rumore dell'amplificatore non degradi le prestazioni dell'Adc, il rumore in uscita all'amplificatore sulla banda di frequenze di interesse dovrebbe essere idealmente almeno 6 dB in meno del rumore in ingresso all'Adc. La densità spettrale della tensione di rumore all'uscita dell'amplificatore, misurata in V/√Hz è calcolata dalla radice quadrata delle somme dei quadrati dei contributi alla tensione di rumore in uscita provenienti dal rumore di tensione e di corrente di ingresso dell'amplificatore, con il rumore aggiuntivo di qualsiasi resistore esterno attorno all'amplificatore. Il rumore totale visto in ingresso all'Adc dipende dalla banda del canale, di conseguenza è critico ottimizzare il progetto per la minima banda accettabile allo scopo di massimizzare le prestazioni di rumore. A meno che non siano limitati da un filtro di canale, i prodotti del rumore e della distorsione provenienti dall'intera banda dell'amplificatore saranno campionati dall'Adc e replicati nella prima zona di Nyquist. Oltre a limitare la banda a fS/2, il filtro di canale viene selezionato per limitare la banda di rumore dell'amplificatore e per attenuare qualsiasi prodotto della distorsione. Lo stadio finale prima dell'Adc è il filtro di rumore. La soluzione più semplice per un'applicazione in banda base accoppiata in continua è data da una rete passiva RC passa basso di primo ordine.

La banda a 0,1 dB è pari a 0,15 × F-3dB e la banda di rumore effettiva per i calcoli del rumore è 1,57 × F-3dB. I filtri di ordine superiore possono essere progettati per soddisfare esigenze specifiche di piattezza della banda passante, in base a vari filtri polinomiali come quelli di Butterworth, Bessel e Chebyshev. Questi daranno un roll-off più ripido e bande di rumore inferiori oltre a rendere più semplice il raggiungimento dei requisiti di roll-off ripido della Fig. 2c. Un esempio di un filtro passa basso di primo ordine è mostrato in Fig. 7, in cui il nuovo amplificatore pienamente differenziale da 1 GHz LMH6552 di National pilota una metà dell'Adc duale ADC12DL80 a 12 bit e 80 MSPS per mezzo di un filtro passa basso di primo ordine con banda passante pari a 65 MHz, formato dai due resistori di uscita da 125 Ω in serie e dal condensatore in uscita da 2,2 pF in parallelo con la capacità di ingresso dell'Adc.

L'amplificatore LMH6552 è basato su un'architettura Cfb e di conseguenza fornisce una banda costante quando il guadagno è variato. Ad esempio, la banda LSBW a guadagno unitario in corrispondenza di un'uscita pari a 2 Vp-p è di 950 MHz, e per guadagni superiori la riduzione di banda è piccola con 820 MHz in corrispondenza di G = 2, 740 MHz con G = 4, e 590 MHz con G = 8. Un dispositivo Vfb richiederebbe un prodotto guadagno-banda di circa 5 GHz per ottenere una banda di 590 MHz con G = 8. L' LMH6552 è ideale per una gamma di applicazioni da 8 a 14 bit in relazione ai requisiti specifici di velocità, distorsione e rumore dell'applicazione finale. Le prestazioni ottimali sono fornite su alimentazioni separate da ± 5V, ma l'LMH6552 funzionerà anche su alimentazioni singole anche di appena 5V. Il rumore di tensione in ingresso all'amplificatore è di 1 nV/√Hz ed il rumore di corrente in ingresso è di 19,5 pA/√Hz. Il rumore in uscita è fortemente influenzato dal rumore di corrente in ingresso e dal valore del resistore di retroazione RF, ed in misura inferiore dal rumore di tensione in ingresso e dal guadagno ad anello chiuso, come avverrebbe invece con gli amplificatori a retroazione di tensione. Di conseguenza, il dispositivo LMH6552 può operare con valori di guadagno molto più alti senza incorrere in penalizzazioni sostanziali nelle prestazioni di rumore semplicemente scegliendo una RF adatta.
La figura di rumore dell'amplificatore LMH6552 è di 10,3 dB per un guadagno pari a 9. Le specifiche di distorsione da seconda e da terza armonica (HD2/HD3) a 20 MHz sono rispettivamente di -92/-93 dBc, pari ai livelli di distorsione del convertitore a 14 bit; mentre a ben oltre 100 MHz, sia HD2, sia HD3 superano le prestazioni di distorsione armonica di - 60 dBc dei convertitori a 8 bit ad alta velocità. In alternativa, potreste usare l'Adc ad alta velocità ADC14DS105 e il dispositivo di condizionamento del clock LMK02000 con l'LMH6552. L' ADC14DS105 è un Adc duale a 14 bit da 105 MSPS con uscite LVDS seriali, che presenta una banda a piena potenza di 1 GHz, ed l'SFDR più alto sul mercato, pari ad 81 dB a 240 MHz. Il dispositivo di condizionamento del clock LMK02000 incorpora il PLL ed i blocchi divisori con le prestazioni più elevate sul mercato, e fornisce i livelli di jitter aggiuntivo più bassi sul mercato, pari ad appena 20 fs. Combinati con l'LMH6552, questi dispositivi si prestano per applicazioni in banda base con frequenza di Nyquist fino a 40 MHz o per applicazioni in banda base con sovra-campionamento su bande di segnale di 26,5 MHz o inferiori. Si raccomanda l'uso di un filtro passa basso di secondo ordine o superiori prima dell'Adc al fine di minimizzare l'effetto del rumore e della distorsione sulle prestazioni del sistema. Per applicazioni IF sotto-campionate, la Fig. 9 mostra il nuovo amplificatore digitale a guadagno variabile (Digital Variable Gain Amplifier) pienamente differenziale LMH6515 di National che pilota il convertitore ADC14155.
L'LMH6515 fornisce un guadagno programmabile digitalmente da -7 dB a 24 dB in intervalli di 1 dB, con 600 MHz di banda, 37 dBm di OIP3 a 150 MHz, e una figura di rumore di 8,3 dB per un carico totale di 100 Ω. La possibilità di selezionare il guadagno dell'LMH6515 consente un migliore utilizzo dell'intervallo di piena scala dell'Adc ed offre di conseguenza un intervallo dinamico superiore a livello di sistema. L'ADC14155 ha una banda a piena potenza di 1,1 GHz e fornisce un ENOB pari a 11 a 238 MHz. Un'altra opzione consiste nell'usare il convertitore A/D ad alta velocità ADC14V155 e il dispositivo di condizionamento del clock LMK03001 con l'LMH6515. L'ADC14V155 è un Adc da 155 MSPS con una banda a piena potenza di 1,1 GHz e presenta il migliore Sfdr sul mercato per frequenze in ingresso al di sopra di 170 MHz. A 238 MHz, l'Sfdr è pari a 85 dB. L'LMK03001 è il primo chip completo sul mercato per il condizionamento del clock ed offre le prestazioni di jitter migliori sul mercato: 200 fs rms in una banda compresa fra 10 Hz e 20 MHz in modalità generatore di clock e 400 fs nella banda da 12 kHz a 20 MHz in modalità di eliminazione del jitter.