Già da alcuni mesi disponibili per molti clienti Early Acccess, che hanno avuto la possibilità di verificarne in anteprima le caratteristiche, i nuovi Fpga che fanno parte della famiglia LatticeECP3 presentano tra i vari punti di forza il basso consumo e le alte prestazioni. La famiglia mid-range a 65 nm LatticeECP3, che fa parte della terza generazione di Fpga di fascia alta, offre infatti, secondo quanto dichiarato dai responsabili di Lattice presenti all'incontro, i più bassi livelli di consumo energetico e di prezzo in ambito industriale rispetto ad ogni altro dispositivo Fpga con funzionalità Serdes.
"Come già i premiati dispositivi LatticeECP2M, anche la nostra famiglia LatticeECP3 ridefinisce ancora una volta gli Fpga mid-range di valore elevato, riducendo ulteriormente non solo i costi, ma anche il consumo energetico, dell'80% in condizioni statiche e del 50% il consumo complessivo in un progetto tipico, rispetto agli Fpga concorrenti contenenti funzioni Serdes. Grazie alle precise scelte progettuali e alla minimizzazione delle dimensioni del die siamo in grado di offrire ai progettisti i vantaggi delle I/O seriali ad alta velocità e di un processo avanzato, senza l'aggravio di consumo e di costo tipicamente associato a questo genere di dispositivi" ha spiegato Sean Riley, Corporate Vice President e General Manager della Divisione High Density Solutions. La famiglia di Fpga LatticeECP3 comprende Serdes 3.2 G multi-protocollo con compatibilità jitter Xaui, interfaccia di memoria DDR3, potenti funzionalità Dsp, memoria on-chip ad alta densità e fino a 149 k Lut, il tutto con un consumo e un prezzo pari alla metà degli Fpga concorrenti con funzionalità Serdes. L'intera famiglia LatticeECP3 è prodotta con l'avanzato processo tecnologico a basso consumo di Fujitsu e rappresenta l'unica famiglia di Fpga mid-range ad alto valore a 65 nm disponibile in ambito industriale.
Dotazione all'avanguardia
I cinque dispositivi che compongono la famiglia di Fpga a basso consumo LatticeECP3 contengono tutti dei Serdes 3G multi-protocollo compatibili con lo standard, l'unica interfaccia di memoria DDR3 disponibile in ambito industriale in un dispositivo Fpga a basso costo e Dsp in slice di elevate prestazioni, collegabili in cascata, ideali per applicazioni in radiofrequenza, in banda base e per elaborazione di immagini. Inoltre gli Fpga LatticeECP3, che operano a 1 Gbps, contengono i più veloci I/O Lvds disponibili in una famiglia di Fpga mid-range e fino a 6,8 Mbit di memoria embedded. La loro densità logica varia tra 17 k e 149 k Lut, mentre il numero di linee di I/O può arrivare a 586.
Tra le principali caratteristiche della famiglia di Fpga LatticeECP3 si sgenlano:
- Serdes a 3,2 Gbps con compatibilità jitter Xaui 10GbE e con la possibilità di combinare e adattarsi a più protocolli su ognuno dei quattro Serdes. Questi protocolli comprendono Pci Express, Cpri, Obsai, Xaui, Serial RapidIO e Gigabit Ethernet.
- I blocchi Serdes/PCS sono stati espressamente sviluppati per consentire di realizzare progetti di collegamenti Cpri con bassa variazione di latenza, tipici delle stazioni base wireless con connettività Remote Radio Head.
- Compatibilità con l'interfaccia digitale seriale standard Smpte, con la possibilità di supportare per la prima volta i segnali di trasmissione video 3G, HD e SD, in modo indipendente su ogni canale Serdes. Il supporto a una velocità tripla è realizzato senza tecniche di sovracampionamento, per minimizzare il consumo energetico.
- Le slice Dsp consentono di realizzare fino a 36 x 36 blocchi di moltiplicazione e accumulazione in ogni singola slice, che operano alla frequenza di 500 MHz. Esse offrono anche un'innovativa possibilità di collegamento in cascata, che permette di implementare ampie funzioni di Alu e alberi di somma, senza limitare le prestazioni della logica Fpga.
- Interfacce di memoria DDR3 a 800 Mbps con livellamento di lettura e scrittura integrato.
- I/O LVDS a 1 Gbps con blocchi di ritardo di ingresso, che consentono l'interfacciamento con convertitori A/D e D/A ad alte prestazioni.
Grazie a queste caratteristiche, la famiglia di Fpga LatticeECP3 si è dimostrata particolarmente adatta allo sviluppo di infrastrutture wireless e di apparati di accesso wireline, come pure di applicazioni video e di elaborazione di immagini. La famiglia di Fpga LatticeECP3 è supportata dalla suite di tool di progettazione ispLever (vedi box), la cui versione 7.2 Service Pack 1, è stata annunciata in contemporanea. La suite di progettazione ispLever rappresenta il più avanzato ambiente di sviluppo offerto da Lattice.
ispLever a supporto degli Fpga LatticeECP3
La nuova versione dello strumento per la progettazione di Fpga ispLever, oltre ad aggiungere il supporto per la nuova famiglia LatticeECP3, comprende anche l'ultima versione dello strumento avanzato di sintesi Fpga Synplify Pro di Synopsys per tutti i sistemi operativi supportati dal simulatore Active-HDL Lattice Edition per Windows di Aldec. I progettisti che sviluppano applicazioni avvalendosi della famiglia LatticeECP3 per i consumi ridotti possono pianificare il proprio progetto con tranquillità usando Power Calculator, il tool per la stima e il calcolo dei consumi di potenza. Power Calculator misura non solo i consumi tipici di potenza, ma anche i consumi nel caso peggiore in base alle misure reali compiute sul silicio. L'analisi "what-if" viene compiuta virtualmente senza sforzi, dato che il Power Calculator ricalcola rapidamente i consumi di potenza sotto diverse condizioni ambientali come la temperatura, la tensione e i fattori di attività. L'analizzatore SSO consente agli utenti di verificare se il proprio layout pianificato per i pin abbia abbastanza margine di rumore per operare in modo affidabile. Usando l'Analizzatore SSO, l'analisi "what-if" di condizioni ambientali diverse, come il rumore aggiunto dal layout della scheda, gli utenti possono valutare i risultati senza prima realizzare la scheda, evitando costosi respin. In aggiunta, i tool ispLever come il debugger hardware Lattice Reveal basato sul linguaggio RTL e il tool LatticeMico32 System, usati per realizzare il microprocessore soft open source LatticeMico32, ora supportano anche la famiglia LatticeECP3.
