Xilinx ha recentemente annunciato la futura disponibilità di una sottofamiglia di dispositivi Virtex-7 ottimizzata per le comunicazioni ad alta velocità su cavo. La nuova serie, contraddistinta dalla sigla HT, si caratterizza per una ricca dotazione di transceiver seriali veloci, risorse hardware essenziali per fare entrare e uscire dal chip grandi flussi di dati. Il dispositivo più potente della sottofamiglia, in particolare, è dotato di sedici transceiver da 28 Gbps e settantadue transceiver da 13 Gbps, per una banda totale di 2,8 Tbps (terabit al secondo) full duplex. Un solo chip di questo tipo offre quindi prestazioni sufficienti a gestire una “line card” della prossima generazione, operante a 400 Gbps. Xilinx sottolinea che nei nuovi dispositivi HT questi elevati valori di velocità si accompagnano a un basso jitter, come dimostrato dai “diagrammi a occhio” ottenuti in appositi test. Va detto subito che i dispositivi Virtex-7 HT saranno fisicamente disponibili nella prima metà del 2012; il largo anticipo nell'annuncio di questi prodotti (presentati ufficialmente lo scorso 17 novembre 2010) ha lo scopo di facilitare la pianificazione da parte degli utilizzatori. “Oggi l'Fpga è divenuto un componente chiave nell'architettura di un sistema, pertanto i clienti ci coinvolgono fin dall'inizio dell'attività di sviluppo”, ha dichiarato a Selezione di Elettronica Giles Peckham, direttore marketing di Xilinx per l'area Emea. I nuovi dispositivi, però, sono già supportati a livello di software nella ISE Design Suite.
Tre dispositivi
Com'è noto, la famiglia Virtex-7 è la più potente delle tre che compongono la settima generazione dei prodotti Xilinx, fabbricate in tecnologia 28 nanometri. La sottofamiglia Virtex-7 HT comprende tre dispositivi caratterizzati da diversa “densità” e ovviamente anche da una diversa dotazione di tutte le altre risorse hardware; qui di ci limiteremo a citarne alcune. Il prodotto di minore capacità offre 288.000 celle logiche, quattro transceiver da 28 Gbps, ventiquattro transceiver da 13 Gbps e 1320 blocchi Dsp (slice DSP48E1); il chip intermedio comprende 576.000 celle logiche, otto transceiver da 28 Gbps, quarantotto transceiver da 13 Gbps e 2640 blocchi Dsp; il più potente, infine, conta 864.000 celle logiche, sedici transceiver da 28 Gbps, settantadue transceiver da 13 Gbps e 3960 blocchi Dsp.
Il problema del jitter
Per raggiungere velocità di ricetrasmissione così alte Xilinx ha ovviamente dovuto dedicare grande attenzione al problema del jitter. “Nei transceiver che hanno una velocità di 10 gigabit al secondo il periodo del bit è pari a 100 picosecondi e le specifiche tollerano un jitter di 35 picosecondi, ma salendo a 28 gigabit al secondo l'intero periodo del bit dura 35 picosecondi, quindi il jitter deve essere molto inferiore”, ha spiegato Peckam. Questo risultato è stato ottenuto tramite l'impiego di Pll “LC tank” a basso rumore di fase e circuiti di condizionamento dei segnali con auto-calibrazione. A livello di sistema, inoltre, una particolare architettura impedisce che il rumore digitale presente all'interno dell'Fpga si propaghi alla parte analogica che pilota i dispositivi ottici (nel caso di schede per cavi in fibra ottica). Per documentare le effettive prestazioni dei transceiver a 28 Gbps, Xilinx ha prodotto un video (disponibile nel sito web della società) che illustra i risultati di un test condotto con l'impiego di un pattern PRBS31. Il “diagramma a occhio” si presenta perfettamente aperto e il transceiver risulta conforme alle specifiche Common Electrical I/O dell'Optical Internetworking Forum per la velocità di 28 Gbps.
Un ulteriore requisito che Xilinx ha dovuto soddisfare riguarda la limitazione dei consumi. Le future line card (schede di linea) che opereranno a una velocità di 400 Gbps dovranno infatti interfacciarsi a moduli ottici conformi ai nuovi standard CFP2 e QSFP2, che consentiranno di collocare un maggior numero di porte nella stessa scheda. La densità di potenza, pertanto, costituirà un problema significativo. Ricordiamo che lo standard CFP2 è la nuova versione delle specifiche “C Form-factor Pluggable”, che definisce un formato per i transceiver ottici “hot pluggable”.
I vantaggi di una soluzione a chip singolo
Uno dei principali punti di forza dei dispositivi Virtex-7 HT consiste nel fatto che le loro elevate prestazioni consentono di realizzare soluzioni a chip singolo. Secondo Xilinx, gli utilizzatori che hanno in cantiere line card da 400 Gbps desiderano effettivamente realizzare soluzioni a chip singolo, al fine di ottimizzare la densità di potenza. L'impiego di due o più Fpga, anziché uno solo, comporterebbe - sostiene la società - tre ordini di svantaggi: il numero degli I/O disponibili non sarebbe sufficiente per effettuare tutte le necessarie connessioni; la latenza dei segnali limiterebbe le prestazioni; e l'impiego di I/O standard per collegare tra loro gli Fpga aumenterebbe i consumi.
Le applicazioni
Il mix di caratteristiche offerto dai dispositivi HT si presta a una vasta gamma di applicazioni, tra cui line card 100 Gbps per transponder, muxponder o SAR (Service Aggregation Router) conformi a OTU-4 (Optical Transfer Unit); line card a basso costo a 120 Gbps per l'elaborazione dei pacchetti; bridge 100G Ethernet; line card 400 Gbps Ethernet; stazioni base con requisiti Cpri (Common Public Radio Interface) a 19,6 Gbps; sistemi di collaudo a 100 e 400 Gpbs ecc. I protocolli emergenti che rendono necessario l'impiego di transceiver a 28 Gbps comprendono Ieee 802.3.ba, Infiniband a 25 e 32 Gbps, OIF/CEI 28G-SR, OIF/CEI 28G-VSR ecc. Xilinx ha fornito alcuni esempi applicativi che illustrano le possibilità offerte dai tre membri della serie Virtex-7 HT. Nel caso del dispositivo più capace, un esempio significativo riguarda la già citata realizzazione di una line card 400 GE (400 Gigabit Ethernet). In questo caso i sedici transceiver da 28 Gbps sono utilizzati per il collegamento con quattro moduli ottici CFP2 da 100 Gigabit, mentre sull'altro lato i transceiver da 13 Gbps vengono impiegati per il collegamento con un network processor o un Asic. Le funzioni svolte dall'Fpga comprendono il Mac (Media Access Control, 4x100 Gbps), il protocollo Interlaken e la logica utente. Un unico Fpga è sufficiente per realizzare la scheda, senza necessità di un Phy esterno. Nel caso del dispositivo più piccolo della serie l'esempio fornito da Xilinx riguarda la realizzazione di una line card 100G Otu4; anche in questa applicazione i transceiver più veloci sono utilizzati per la connessione con un modulo ottico CFP2, mentre quelli a velocità inferiore servono per il collegamento con un network processor o un Asic. La soluzione consente, secondo Xilinx, di ridurre sensibilmente il costo delle line card Otu4 dotate della nuova ottica CFP2. Oltre che nel networking, i nuovi dispositivi possono essere utilizzati anche in applicazioni di elaborazione dei segnali ad alta velocità che sfruttino i blocchi Dsp, ad esempio nei sistemi medici per il trattamento di immagini diagnostiche o nei radar.
