L’impatto della AI agentica nei processi di automazione della progettazione elettronica (EDA) è oggi reale ma comunque circoscritto. L’agentic EDA fornisce soprattutto benefici di produttività e copertura esplorativa dello spazio design, non di autonomia end-to-end lungo l’intero flusso RTL-to-GDSII
Nella filiera produttiva dei semiconduttori d’avanguardia, specie ai nodi tecnologici più avanzati, inferiori ai tre nanometri (sub-3nm), i ‘re-spin’ dei chip costano milioni di dollari. Rallentano il time-to-market, e minano la posizione competitiva e la reputazione di chip designer, fablesscompany, IDM (integrated device manufacturer). In questa industria, i processi di progettazione e fabbricazione dei semiconduttori sono estremanente complessi, e la ‘agentic AI’ prova oggi a proporsi come una tecnologia fondamentale per affrontare, almeno parzialmente, alcune delle sfide più impegnative nell’odierno comparto del software di automazione della progettazione elettronica (electronic design automation – EDA).
Quanto il peso dei re-spin, sotto vari punti di vista, non sia più accettabile per il comparto lo ha reso estremamente esplicito lo scorso maggio l’amministratore delegato di Intel Lip-Bu Tan, parlando alla JP Morgan Global Technology, Media and Communications Conference, e imponendo una nuova regola alla cultura ingegneristica della società, storicamente abituata a diverse iterazioni e revisioni dei chip prima di arrivare alla fase di produzione. Tan ha avvertito i team di ingegneri Intel che, d’ora in avanti, i chip dovranno essere pronti per la produzione di massa al primo passaggio (A0) o, al massimo, tollerando una sola revisione minore (B0). «Qualunque cosa oltre questo limite, e siete licenziati» ha dichiarato il Ceo.
Crescente complessità dei chip
Intanto, la complessità dei chip continua a crescere. Solo per fare un esempio, senza citare i chip più recenti, le GPU (graphics processing unit) Nvidia con architettura Blackwell, introdotte commercialmente nel marzo 2024, contengono 208 miliardi di transistor. Sono prodotte attraverso un processo TSMC 4NP custom, e costituite da due die con reticolo limitato collegati da un’interconnessione chip-to-chip a 10 terabyte al secondo (TB/s).
Lo scorso marzo, in occasione dell’evento Synopsys Converge 2026, Sassine Ghazi, presidente e ceo di Synopsys, nel proprio keynote ha dichiarato che «la complessità dei sistemi intelligenti di nuova generazione richiede un approccio ingegneristico completamente nuovo». Ed ha aggiunto che «integrando il co-design di software e hardware, elettronica e fisica; utilizzando i gemelli digitali per progettare, testare e perfezionare i prodotti prima della produzione fisica, e adottando l’intelligenza artificiale per potenziare le capacità umane, i team R&D dei clienti possono accelerare i tempi di immissione sul mercato dei propri sistemi intelligenti».
Nella visione di Synopsys, il nuovo paradigma di chip design è costituito dalla tecnologia AgentEngineer, che, dichiara la società, alimenta un flusso di lavoro basato su agenti, dedicato alla progettazione e alla verifica, in grado di raggiungere un livello di autonomia L4 (immaginando una classificazione analoga a quella dei livelli SAE per la guida autonoma). Secondo Synopsys, il nuovo sistema di apprendimento adattivo, orchestrato da più agenti, dimostra come l’intelligenza artificiale agentica possa potenziare il lavoro degli ingegneri umani, e accelerare attività di progettazione di chip altamente complesse, superando i limiti dei metodi tradizionali.
Una survey pubblicata a febbraio sulla piattaforma arXiv da Zelin Zang (Tsientang Institute for Advanced Study (TIAS)/Westlake University) e altri otto ricercatori, parla di «inevitabile ascesa dell’EDA agentico» motivando l’analisi con il fatto che l’industria dei semiconduttori si sta avvicinando a una soglia critica in cui la complessità della progettazione dei system-on-chip (SoC) «minaccia» di oltrepassare le capacità umane, con un numero di transistor che supera le centinaia di miliardi. Proseguendo nell’analisi, i ricercatori ritengono che il settore EDA stia attualmente attraversando una necessaria transizione verso l’EDA agentico (L3+), guidata non meramente dalla disponibilità dei modelli linguistici di grandi dimensioni (LLM), ma anche dai limiti intrinseci dell’ottimizzazione ‘siloed’, a compartimenti stagni.
AI agentica e ‘agentic EDA’
Per meglio comprendere il valore specifico dell’emergente paradigma di progettazione definito nel settore elettronico ‘agentic EDA’, o ‘EDA agentic AI’ - che applica la AI agentica nello spazio EDA - vale la pena fare un parallelo con i tool e le piattaforme di intelligenza artificiale agenticaoggi adottati nel mondo informatico aziendale. Nel settore IT, le tecnologie di AI agenticarappresentano un ulteriore stadio evolutivo rispetto ai più convenzionali strumenti di intelligenza artificiale (AI) e machine learning (ML), o ai recenti strumenti di AI assistiva, come i copilot e le applicazioni di AI generativa (GenAI), che si attivano fornendo risposte e contenuti a partire da un input dell’utente inserito attraverso un prompt.
Le tecnologie di AI agentica sono invece sistemi AI capaci di agire e perseguire obiettivi in maniera autonoma: possono pianificare e riadattare sequenze di azioni in risposta a risultati intermedi, senza dipendere dalle istruzioni esplicite via via fornite da un essere umano. Quando un obiettivo da raggiungere richiede una certa complessità di azione, la AI agentica suddivide i compiti e ne assegna ciascuno all’agente AI più specializzato e idoneo a completarlo. Si parla allora di sistema AI multi-agente (multi-agent system - MAS).
Questa stessa architettura è adottata anche nell’agentic EDA: ma, mentre nell’IT aziendale gli agenti AI ottimizzano processi di business, come il funzionamento di una catena di fornitura o di una procedura di assistenza clienti, l’agentic EDA ha l’obiettivo di orchestare una rete di agenti software autonomi e cooperanti per arrivare a ottimizzare l’intero flusso di progettazione logica e fisica (RTL-to-GDSII) dei chip elettronici.
Strumenti EDA verso la ‘progettazione autonoma’
L’industria EDA continua a espandersi. In aprile, l’EDMD (Electronic Design Market Data) report, il più recente rapporto sul mercato della progettazione elettronica pubblicato dalla ESD Alliance, una comunità tecnologica di SEMI, ha segnalato che nel quarto trimestre 2025 il fatturato globale del settore EDA è aumentato del 10,3%, raggiungendo i 5.466,3 milioni di dollari, rispetto ai 4.955,2 milioni di dollari registrati nel quarto trimestre del 2024.
Nell’industria elettronica, con l’acronimo EDA si fa normalmente riferimento a una categoria di strumenti software, attrezzature hardware e servizi utilizzati dagli ingegneri per progettare, simulare, verificare e preparare per la produzione semiconduttori, circuiti integrati e circuiti stampati (PCB – printed circuit board).
Nel quadro di continuo aumento della complessità dei chip, i tool EDA consentono di automatizzare alcuni aspetti fondamentali del ciclo di sviluppo, che includono l’accelerazione delle operazioni ripetitive e ad alta intensità di elaborazione, il supporto di processi di progettazione strutturati end-to-end dall’ideazione alla fabbricazione, le metodologie di simulazione e verifica per l’individuazione di bug ed errori nelle prime fasi di sviluppo, e l’ottimizzazione di parametri essenziali in ciascun progetto, tra cui PPA (power, performance, area – PPA), gestione termica, costi.
I tool e le tecniche EDA di simulazione e verifica permettono di analizzare nel dettaglio la correttezza di funzionamento dei prototipi virtuali dei chip, prima di avviarli alla produzione fisica in fonderia (tape-out). Nella fase ‘pre-silicon’, tali prototipi virtuali vengono sottoposti a vari test, per validare non solo la logica dei calcoli, ma anche la solidità dei segnali rispetto ai vincoli di timing (signal integrity, timing closure) e ai consumi energetici. Inoltre, la simulazione software è affiancata anche dai test di emulazione hardware, che permettono di replicare il comportamento fisico del chip in via di sviluppo.
Dalle ‘point-solutions’ agli agenti AI
Nel mondo EDA, l’avvento e la diffusione dell’intelligenza artificiale a livello commerciale si sono manifestati inizialmente, dapprima, attraverso l’introduzione di ‘point-solutions’ stand-alone: queste soluzioni puntuali mirate, esemplificabili citando tool EDA AI-driven come Cadence Cerebrus e Synopsys DSO.ai, sfruttano la tecnica dell’apprendimento per rinforzo (reinforcementlearning - RL), e forniscono funzionalità comprovate di ottimizzazione del layout fisico del chip nelle aree posizionamento, routing (floorplanning, place-and-route – P&R) e PPA.
Successivamente, con l’introduzione dei modelli linguistici di grandi dimensioni (large languagemodel - LLM) nel flusso di progettazione, la AI generativa (GenAI), partendo da comandi impartiti in linguaggio naturale, ha consentito di generare codice RTL (register transfer level), ha assistito nella scrittura di script di test (testbench) e nella creazione della documentazione tecnica.
L’attuale transizione verso la AI agentica ha in sostanza l’obiettivo di rappresentare la sintesi e l’evoluzione dei due paradigmi precedenti, in quanto l’agentic EDA non si limita all’adozione di singoli motori AI isolati per generare testo, o all’ottimizzazione di determinati domini del circuito integrato. L’emergente paradigma della AI agentica nell’EDA punta invece a orchestrare questi motori, attraverso la costruzione di sistemi multi-agente integrati, in cui gli agenti AI dialogano e interagiscono in un loop chiuso per raggiungere dati obiettivi di design attraverso l’intero ciclo di sviluppo di un chip (RTL-to-GDSII). Lo scopo è arrivare a un livello di automazione in cui l’ingegnere umano debba solo definire l’intento - che può essere, ad esempio, ottimizzare il consumo energetico di un dato core mantenendo una certa frequenza di clock – per poi lasciare all’intelligenza artificiale il compito di guidare autonomamente il flusso di progettazione, orchestrando le toolchain per raggiungere obiettivi complessi di ottimizzazione dei parametri PPA.
Paradigma agentic EDA, le sfide aperte
L’adozione della AI agentica negli strumenti EDA permette di accelerare e ottimizzare ulteriormente alcune fasi del flusso EDA, inaugurando un nuovo corso di trasformazione tecnologica il cui impatto appare ad oggi comunque parziale, in quanto non uniformemente validato nel completo flusso di progettazione del chip elettronico (RTL-to-GDSII).
La già citata survey su arXiv, menziona il permanere di alcune fondamentali sfide nel lavoro di adattamento degli LLM all’ambito EDA. Permane la ‘semantic blindness’, una ‘cecità semantica’ dovuto al fatto che un modello può generare codice Verilog sintatticamente
corretto, ma funzionalmente inutilizzabile a causa di violazioni di timing. Permane il problema dei dati proprietari: a differenza del testo e dei contenuti usati per il training dei modelli LLM generalisti, i dataset di alta qualità necessari per addestrare o affinare un modello su compiti EDA reali - in particolare i log di tape-out a nodi avanzati (es. 5 nm) – non sono liberamente disponibili, perché proprietà industriale sensibile di foundry o IDM.
In aggiunta, ricorda il paper, mentre i sistemi basati sull’apprendimento per rinforzo (reinforcementlearning - RL), come ad esempio AlphaChip, hanno raggiunto la fase di tape-out industriale, gli attuali agenti autonomi basati su LLM devono ancora dimostrare di essere in grado di portare a termine un tape-out completo, senza alcun intervento umano (zero-human-in-the-loop), di un chip industrial-grade.
La survey osserva come si stia delineando un cambiamento di paradigma verso l’EDA agentico(L3), che si evolve, dalla previsione passiva, all’orchestrazione autonoma del flusso di design da RTL a GDSII. Tuttavia, questo cambiamento di paradigma non significa perdita di importanza dei tradizionali strumenti di verifica, che restano fondamentali. Una critica chiave mossa all’EDA agentico, spiegano i ricercatori, riguarda il rischio di utilizzare modelli probabilistici per un ambito in cui la progettazione è a ‘tolleranza zero’: ma questa visione, ritengono, fraintende profondamente il ruolo dell’agente. Le rispettive funzioni vanno invece mantenute distinte: l’agente si occupa dell’esplorazione dello spazio di design, mentre lo strumento EDA esegue la verifica, garantendo il rispetto delle leggi fisiche. In sostanza, spiega il paper, il modello LLM non ‘indovina’ mai l’approvazione finale (sign-off), ma genera invece script ‘candidate’ che devono superare i controlli deterministici del compilatore, del timer e del motore DRC (design rule checking). Gli strumenti di verifica formale/sign-off (model checking, equivalence checking, STA) restano dunque l’ ‘oracolo’ di correttezza a valle, mentre l’agente AI genera e propone soluzioni, ma non ‘certifica’ nulla al posto del motore deterministico.
I benefici plausibili
Nello spazio EDA, l’emergente AI agentica punta ad affermarsi come tecnologia promettente nelle iniziative di miglioramento della progettazione. Un esempio potrebbe essere quello dei flussi di design in cui si applicano metriche industriali come la cosiddetta ‘first-time-right’ (FTR). FTR misura la percentuale di progetti che, al primo tape-out (quindi al primo invio in fonderia), produce un chip funzionante senza necessità di correggere il design e reinviarlo alla foundry (re-spin). Qui la AI agentica ha il potenziale per ridurre gli errori di design nelle fasi di verifica e sign-off, aumentando la probabilità di ottenere un FTR positivo al primo tape-out, in particolare ai nodi tecnologici avanzati, inferiori ai 3 nanometri (sub-3nm), dove la complessità delle regole e vincoli di design esplode, e dove la AI può contribuire a ottimizzare strumenti e processi EDA già largamente automatizzati. Va peraltro aggiunto che, proprio ai nodi sub-3nm, la variabilità di processo fisico in fonderia contribuisce in misura crescente ai fallimenti post-silicon rispetto ai nodi più maturi, riducendo proporzionalmente il perimetro di impatto dell’AI agentica, il cui raggio d'azione oggi si ferma essenzialmente al flusso di design pre-tape-out, e non si estende ancora alla produzione fisica del chip in fonderia.
L’agentic EDA può costituire un utile modello di progettazione per affrontare i rischi finanziari legati ai costi dei re-spin dei chip ai nodi più avanzati, e per spostare la rilevazione dei bug nelle fasi iniziali del design (strategia shift-left). L’AI agentica aiuta a mitigare la carenza di ingegneri elettronici specializzati in alcune funzioni (creazione codice RTL, layout fisico, verifica), o ad automatizzare e accelerare attività ripetitive (scrittura testbench, debugging). Ad esempio, nelle attività di verifica degli stati operativi e dei consumi di un SoC (system-on-chip) complesso, l’agentic EDA può aiutare ad aumentare la copertura dei test, estendendo l’ampiezza esplorativa della verifica simulativa attraverso la rapida creazione di un maggior numero di scenari d’uso, test case e corner case. Maggior velocità e volume di generazione di corner-case significa anche maggior probabilità statistica di intercettare e portare alla luce bug rari, che con gli strumenti e le metodologie convenzionali, per limiti di tempo e risorse, potrebbero passare inosservati.
Inoltre, a differenza dei tool e chatbot basati su AI generativa, che si limiterebbero a segnalare un’anomalia o un bug, i tool agentici adottano un ciclo iterativo di ragionamento-esecuzione-feedback che attua correzioni contestuali: in altre parole, quando identifica l’errore, l’AI agentica lo corregge modificando il codice, e rilancia la simulazione di controllo per testare la correzione. Verifica la potenziale creazione di problemi a valle, e reitera il test fino alla risoluzione del bug. Resta comunque il limite che la qualità della correzione è vincolata alla copertura e alla completezza delle proprietà usate per validarla.
L’integrazione della AI agentica nei processi EDA può costituire un paradigma di design per comprimere il time-to-market in settori industriali iper competitivi come i chip per l’automotive, o gli acceleratori AI per data center, dove arrivare in ritardo rispetto al concorrente significa perdere miliardi di fatturato o quote di mercato. E, ancora, può rappresentare uno strumento tecnologico che ha il potenziale per gestire la complessità delle architetture di nuova generazione, e l’integrazione eterogenea in chiplet e circuiti integrati 3D (3D-IC), dove la AI agentica potrebbe ricoprire un ruolo di co-progettazione e ottimizzazione.
Workflow agentico, un «co-ingegnere autonomo»
Sull’impatto della AI agentica nei processi EDA rispetto alle soluzioni puntuali (point-solutions), e sulle sfide che introduce, abbiamo raccolto il punto di vista di Asif Alam, Presidential Scholar alla Florida International University (FIU) di Miami. Alam è un ingegnere R&D specializzato in antenne, interconnessioni RF e sistemi a onde millimetriche, con esperienza pratica nell’uso di strumenti EDA specifici, quali Ansys HFSS e Keysight ADS. «Sotto il profilo del banco di prova, la differenza tra uno strumento puntuale basato su GenAI e un vero flusso di lavoro agentico è la stessa che c’è tra il completamento automatico e un co-ingegnere autonomo» commenta Asif. «Le soluzioni puntuali accelerano attività discrete come la generazione di un testbench o l’esecuzione di uno sweep parametrico, ma non sono in grado di ragionare lungo l’intero flusso di design. Un agente in grado di prendere una specifica, scomporla in task di simulazione EM, valutare i risultati rispetto agli obiettivi PPA e iterare senza l’intervento umano rappresenta un cambiamento qualitativo. Per la progettazione complessa di RF e onde millimetriche in particolare, dove lo spazio di progettazione è enorme e i vincoli fisici sono rigidi, l’orchestrazione agentica potrebbe comprimere in poche ore ciò che attualmente richiede settimane di iterazioni. Il vero vantaggio non è solo la velocità; è la capacità di esplorare uno spazio di soluzioni più ampio di quanto qualsiasi team umano possa coprire manualmente». E riguardo alle sfide? «Le sfide più difficili non sono di natura tecnologica, ma riguardano la fiducia e i dati» risponde Alam. «Nella progettazione RF non esistono ‘risultati parziali’: un chip che fallisce in fase di produzione del silicio è un tape-out fallito, punto e basta. Nessun sistema LLM agentico ha ancora dimostrato di poter garantire un tape-out industriale completo e senza intervento umano, e finché questo ostacolo non sarà superato, gli ingegneri continueranno giustamente a considerare questi strumenti come potenti assistenti, piuttosto che come progettisti autonomi. Per quanto riguarda la proprietà intellettuale (IP, ndr.), i dati di processo proprietari, i PDK (process design kit, ndr.) e le metodologie di progettazione sono i ‘gioielli della corona’ in questo settore. Qualsiasi sistema agentico che entri in contatto con tali dati richiede un’implementazione on-premise estremamente solida e una governance che la maggior parte delle organizzazioni non ha ancora messo in atto. Inoltre, per quanto riguarda le competenze, il ruolo dell’ingegnere si sta spostando, dalla scrittura di script di simulazione EM, all’orchestrazione di agenti AI e alla convalida dei loro risultati: il che richiede un pensiero più orientato al livello di sistema, non solo competenze specifiche di settore» conclude Alam.
