La riduzione della geometria di integrazione per i dispositivi microelettronici rappresenta attualmente la tecnologia più efficace per ottenere quelle prestazioni che le nuove generazioni di prodotti richiedono. 40 nanometri è attualmente la geometria di integrazione allo stato dell'arte per i dispositivi microelettronici che consente ai dispositivi software programmabili di soddisfare i requisiti dei sistemi embedded di nuova generazione. La riduzione della geometria di integrazione porta vantaggi a tutti i dispositivi microelettronici, ma tra questi la logica programmabile è quella maggiormente favorita in quanto consente di rendere disponibile su singolo chip una enorme quantità di elementi logici con cui lo sviluppatore può assemblare sistemi complessi senza particolari limitazioni. I 28 nanometri, rispetto ai precedenti 40 nanometri, rappresentano un traguardo tecnologico ragguardevole, considerando quanto ormai si sia prossimi ai limiti fisici della materia e che la complessità del processo produttivo dei componenti microelettronici con tali densità è aumentata in maniera esponenziale. Con la geometria di integrazione a 28 nanometri la logica programmabile ha potuto superare il gap di prestazioni, rispetto ai dispositivi software programmabili, che non consentiva alla logica programmabile di soddisfare quei requisiti di banda che impongono i prodotti elettronici di nuova generazione come gli smartphone, il cloud computing e soprattutto quelle applicazioni basate sul trattamento dell'informazione video. La banda è di fatto il parametro di riferimento per le tecnologie a supporto di questi prodotti, oltre al costo e al consumo di potenza, requisiti che comunque devono essere soddisfatti sempre e in maniera stringente per le applicazioni embedded. A parità di geometria di integrazione, la logica programmabile non è in grado di soddisfare meglio i requisiti dei sistemi embedded rispetto a quanto lo facciano le tecnologie dei processori software programmabili. La logica programmabile a 28 nanometri di geometria di integrazione supera sufficientemente le prestazioni offerte dalle altre tecnologie microelettroniche soprattutto a livello di banda, offrendo allo stesso tempo ottime prestazioni in termini di riduzione dei costi e del consumo di potenza.
Ridurre la geometria d'integrazione per competere
Altera ha introdotto una gamma di dispositivi realizzati in tecnologia da 28 nanometri, articolata in numerose famiglie di logica programmabile: Fpga Cyclone V e Arria V, la serie di Fpga Stratix V e Asic della famiglia HardCopy V. L'obiettivo è quello di soddisfare le esigenze in termini di prestazioni, funzionalità e consumi per una vasta gamma di applicazioni che spaziano da quelle che richiedono ampiezze di banda sempre più ampie a quelle dove la dissipazione rappresenta un elemento critico.
Altera ha utilizzato il processo a 28 nm ad alte prestazioni (28HP - High Performance) di Tsmc per la famiglia di fascia alta (Stratix V) e gli Asic della serie HardCopy. Il processo da 28 nm a bassi consumi (28LP - Low Power) di Tsmc è stato utilizzato per le famiglie di Fpga a basso costo (Cyclone V) e di fascia media (Arria V). Quest'ultimo processo consente di garantire una combinazione ottimale di costi, di prestazioni e di consumi.
La tecnologia di integrazione a 28 nanometri ha consentito ad Altera di sfruttare i vantaggi della propria tecnologia dei transceiver portando le prestazioni a velocità comprese tra 600 Mbps e 28 Gbps, fondamentali per garantire le performance di banda necessarie a soddisfare i requisiti applicativi dei prodotti elettronici di nuova generazione. La tecnologia a 28 nanometri ha consentito anche l'integrazione delle IP (proprietà intellettuale) di maggiore complessità, come per esempio le Mcu, lasciando ampio spazio ad altre funzionalità come quelle di comunicazione, senza sacrificarne le prestazioni. Le prestazioni di banda sono anche garantite dall'architettura della logica programmabile di Altera coadiuvata da memorie on chip ottimizzate in termini di prestazioni ed efficienza e da controllori di memoria di tipo hard e soft. L'integrazione di IP è diventata molto più consistente con la tecnologia a 28 nanometri in quanto trae vantaggio dall'enorme aumento di densità di integrazione. Altera ha implementato in hardware (hardening) una gamma di IP a livello di sistema, come ad esempio Pci Express (PCIe) Gen2 x1 e x4, PCIe Gen3 x8, Interlaken, 40G/100G e 100 Gigabit Ethernet (GbE).
Dispositivi e applicazioni
Le applicazioni che traggono ampi benefici da questa nuova offerta di logica programmabile ad elevata densità di integrazione sono numerose.
La famiglia di Fpga Cyclone V rappresenta una soluzione che garantisce consumi inferiori del 40% rispetto a quelli della precedente generazione. Queste Fpga dispongono di 12 transceiver operanti a una velocità massima di 5 Gbps, di blocchi PCIe Gen2x1 e di controllori di memoria di tipo hardware che supportano memorie esterne Lpddr2, Ddr mobili e Ddr3. Applicazioni come il controllo motore, i sistemi di display e le radio Sdr (Software-Defined Radio) traggono particolari vantaggi da questa famiglia di Fpga in quanto queste necessitano di minimizzare contemporaneamente i consumi e le dimensioni. La famiglia di Fpga Arria V si caratterizza per un consumo di potenza elettrica inferiore del 40% rispetto alla serie precedente. Questa include comprende Fpga con transceiver operanti fino a 10 Gbps, controllori di memoria hard che supportano memorie esterne Ddr3 e filtri Fir (Finite Impulse Response) in architettura sistolica con blocchi Dsp a precisione variabile. Le Remote Radio Unit (RRU) e le schede di linea a 10 e 40 G sono applicazioni che traggono notevole vantaggio da questa famiglia di Fpga. Applicazioni come le stazioni base Lte Advanced, le schede RF ad alte prestazioni, oltre ai radar, sono applicazioni che trovano vantaggi nella famiglia di Fpga Stratix V. Questa è stata ideata per l'uso in applicazioni ad estesa ampiezza di banda come le stazioni base. Le potenzialità dei componenti la linea Statix V sono state ampliate per supportare queste prestazioni in termini di velocità di trasferimento dati in particolare per la serie Stratix V GX (fino a 14,1 Gbps). Con tali prestazioni è possibile supportare protocolli ad alta velocità, tra cui FiberChannel 1600. La densità, aumentata fino a 1,1 milioni di elementi logici su un singolo chip, assicura un livello di integrazione ancora più spinto.
Più applicazioni per gli Asic HardCopy
La serie HardCopy V rispetto agli Asic della precedente generazione offrono prestazioni considerevolmente superiori. I dispositivi HardCopy V offrono maggiori prestazioni in termini di transceiver, Input/Output e logica del core, oltre a una maggiore integrazione a livello di logica e di memoria. Grazie a queste potenzialità, gli Asic HardCopy possono supportare una gamma ancora più ampia di applicazioni dove sono previsti elevati volumi e che richiedono consumi ridotti e bassi costi unitari. Particolarmente interessanti sono gli embedded HardCopy Blocks. Questi sono blocchi hardware personalizzabili di proprietà intellettuale che sfruttano al massimo le capacità degli Asic HardCopy. Questi blocchi implementano in hardware funzioni standard e a logica complessa come le funzioni application-specific, i protocolli transceiver e le funzioni IP proprietarie. Un elemento chiave di questi dispositivi sono gli embedded transceiver a 28 Gbps che offrono una potenzialità di sviluppo di sistemi fino a 400 G utilizzando un singolo chip, quindi senza componenti esterni. L'altro elemento chiave è la riconfigurabilità parziale, che si può eseguire mentre il dispositivo è “running”.
