La necessità di inserire nei prodotti dei componenti Rf e l’esigenza di una maggiore integrazione comportano per i progettisti una serie di sfide. Prendiamo in considerazione alcuni requisiti.
- Adattamento dei progetti alle nuove tecnologie di processo - Al fine di ridurre costi e ingombri, il livello d’integrazione dei componenti Rf utilizzati nelle applicazioni IoT è molto più elevato rispetto a quello che caratterizza i componenti Rf utilizzati nei telefoni cellulari. Di conseguenza, gli ingegneri devono sviluppare i loro progetti basandosi su processi più adatti ai circuiti digitali a basso consumo piuttosto che ai circuiti analogici ad alte prestazioni. Tuttavia, per soddisfare i requisiti prestazionali utilizzando dei processi a basso costo è indispensabile un notevole adattamento dei progetti.
- Progettazione “variation-aware” - Poiché i processi a basso costo comportano maggiori variazioni, i progettisti analogici hanno l’esigenza di caratterizzare i loro schemi considerando centinaia se non migliaia di corner di processo. A questo si aggiunge l’esigenza di tenere conto degli effetti legati a eventuali effetti di “mismatch”, condizione che rende indispensabile il ricorso all’analisi Monte Carlo. Per contrastare gli effetti legati alle variazioni di processo, i progettisti Rf possono trarre notevoli vantaggi delle metodologie di progettazione analogica.
- Progettazione per l’affidabilità - I requisiti di affidabilità dei componenti industriali sono più rigidi rispetto ai requisiti dei componenti per applicazioni consumer. I prodotti devono operare su una gamma di temperature più estesa, mentre i tempi di esercizio sono maggiori. Ciò implica la necessità di verificare che circuiti, dispositivi e interconnessioni siano in grado di soddisfare le specifiche a livello di sistema.
Adattare i progetti alle nuove tecnologie di processo
I requisiti per l’integrazione dei componenti Rf nelle nuove tecnologie di processo comportano l’esigenza di adattare i progetti alle limitazioni delle piattaforme Cmos. In generale, ciò significa sfruttare le caratteristiche dove la tecnologia Cmos si esprime meglio per soddisfare le specifiche di progettazione. Man mano che le geometrie di processo si riducono, le densità e le prestazioni dei gate digitali migliorano. L’uso dei vantaggi legati alle logiche ad alta densità per migliorare le prestazioni dei circuiti analogici è riferibile al termine “progettazione analogica digitalmente assistita”. Un esempio di questo approccio può essere il filtro di canale integrato in un ricevitore. Il filtro di canale è un filtro passa-banda realizzato con cinque sezioni bi-quad che deve essere controllato a +/- 1% anche se le variazioni di processo dei componenti R e C sul chip si attestano intorno al 30%. La soluzione è di implementare i condensatori nel filtro usando una serie di convertitori digitale-analogico sintonizzabili digitalmente per compensare le variazioni di processo. La sintonizzazione viene effettuata invertendo gli ingressi allo stadio bi-quad finale del filtro in modo che questo presenti una risposta positiva e diventi un oscillatore. La frequenza di oscillazione è la uguale alla frequenza centrale della banda passante dello stadio. Grazie a questa soluzione è possibile effettuare la calibrazione regolando la frequenza dell’oscillatore sulla frequenza centrale del filtro passa banda. Grazie alla la calibrazione, il filtro raggiunge un’elevata precisione a fronte di un costo ridotto. Inoltre, poiché il filtro viene calibrato prima di essere utilizzato, fenomeni quali la deriva termica vengono eliminati. La frequenza e la larghezza di banda del filtro soddisfano le specifiche dopo la sintonizzazione. Queste simulazioni non devono essere eseguite solo a condizioni nominali. Occorre anche verificare che la calibrazione sia adeguata per tutte le variazioni di processo, ambientali e operative. Analizzeremo i tool per effettuare questa analisi nella sezione relativa alla progettazione variation-aware. Oltre a progettare in funzione delle variazioni, occorre considerare la calibrazione nel progetto complessivo del circuito. Ad esempio, la calibrazione delle reti RC nel bi-quad potrebbe essere utilizzata in altri punti del progetto, offrendo così un controllo di precisione del filtro Pll. I progetti possono prevedere più calibrazioni, ad esempio a livello di filtro di canale, di frequenza di free-running del Vco e di frequenza splitter/combiner. Di conseguenza, i componenti Rf ad alte prestazioni possono essere realizzati anche utilizzando dei processi destinati ai progetti digitali a basso costo. Benché le nuove tecnologie di processo non impediscano agli sviluppatori di soddisfare i propri requisiti, esse richiedono un certo adattamento dei progetti e delle strategie di verifica.
Progettazione “variation-aware”
I progettisti analogici hanno sviluppato una serie di strumenti e di metodologie di sviluppo che consentono di tenere conto delle variazioni. Tali soluzioni permettono di realizzare componenti ad alte prestazioni sfruttando dei processi digitali a basso costo. Questi tool sono necessari per consentire ai progettisti SoC di usufruire di blocchi IP analogici ad alte prestazioni. Inoltre, usando la progettazione variation-aware per contenere l’esigenza di margini di progetto eccessivi per gli sviluppi mutuati dai processi più datati, si ottiene una dimensione di die minore e una riduzione del costo del chip. Ciò migliora la competitività dei prodotti. Gli strumenti per l’analisi dei corner e per l’analisi Monte Carlo si sono evoluti significativamente negli ultimi anni a beneficio di tutti. La progettazione variation-aware può essere integrata nell’ambiente di progettazione esistente. Aumentare il numero di simulazioni significa caratterizzare più accuratamente il progetto. Tuttavia, aumentare il numero di simulazioni significa anche aumentare il tempo di sviluppo del progetto. Vediamo alcune tecnologie per ridurre gli oneri di simulazione.
Ridurre gli oneri della simulazione
La simulazione per l’analisi di “Harmonic Balance” multi-tono richiesta per calcolare il punto di intercettazione, IP2 e IP3, è un processo che richiede tempo. Per risolvere questo problema, l’opzione Spectre Rf offre delle soluzioni di analisi di Harmonic Balance chiamate rapidIP2 e rapidIP3. Anziché richiedere i lunghi tempi di simulazione dell’analisi di Harmonic Balance multi-tono, rapidIP2 e rapidIP3 stimano la distorsione dall’analisi per “small signal”. Questa accelerazione è importante quando si affrontano tempi di simulazione prolungati per la verifica di un gran numero di simulazioni di corner Pvt o di cicli di analisi Monte Carlo. Una volta che le condizioni peggiori sono state identificate utilizzando l’analisi di corner Pvt o l’analisi Monte Carlo, può essere utilizzata l’analisi di Harmonic Balance per effettuare simulazioni e valutazioni più dettagliate. Il punto IP3 viene estrapolato dai risultati di simulazione. L’analisi rapida triple beat è basata sull’analisi rapidIPx. L’analisi rapida triple beat permette di simulare le frequenze del trasmettitore che possono interferire con il funzionamento del ricevitore. L’uso dell’analisi di Harmonic Balance per eseguire questa simulazione implica un processo di analisi su quattro toni “large signal” e comporta notevoli sfide in termini di tempi di simulazione e di convergenza. L’analisi rapida triple beat richiede solo la simulazione con un tono large-signal per ricavare il punto operativo periodico, calcolando quindi la distorsione per i toni rimanenti basandosi sull’analisi di un tono small-signal. La disponibilità dell’analisi rapidIP2 o rapidIP3 e dell’analisi rapida triple beat consente ai progettisti di stimare l’effetto della distorsione con sforzi notevolmente ridotti rispetto a quelli richiesti dall’analisi di Harmonic Balance multi-tono. La simulazione in presenza di variazioni di processo comporta una serie di sfide. Un esempio dei problemi che i progettisti devono affrontare è la caratterizzazione dei Vco. Quando si caratterizza un Vco, le prestazioni dell’oscillatore sono specificate a una data frequenza di free-running. La difficoltà è legata al fatto che la tensione di ingresso del testbench è fissa, il che determina la frequenza target per le condizioni nominali. Poiché la frequenza di free-running prevede determinate condizioni di processo, ambientali e di funzionamento, la tensione di ingresso deve cambiare con ogni simulazione. La soluzione è usare una caratteristica del simulatore che permetta di forzare l’oscillatore alla frequenza desiderata tramite il tuning della tensione d’ingresso del Vco. In questo caso, la sintonizzazione viene utilizzata per forzare il Vco a oscillare a 3 GHz, misurando quindi il rumore di fase con un offset di 1 MHz dalla portante come funzione dell’induttanza del circuito risonante. Con la sintonizzazione automatica della frequenza del Vco, la caratterizzazione del Vco considerando le variazioni di processo risulta semplificata. La sintonizzazione del Vco è un esempio di ciò che serve agli sviluppatori per caratterizzare i progetti in base alle variazioni. Sfruttando le tecnologie sviluppate per consentire ai progettisti analogici di superare le limitazioni imposte dalle variazioni di processo, gli sviluppatori Rf possono capire meglio l’impatto di tali variazioni sulle prestazioni.
Progettare all’insegna dell’affidabilità
Perché abbiamo bisogno di effettuare un’analisi di affidabilità? Le linee guida di progettazione già utilizzate non sono sufficienti? La risposta è che la progettazione rivolta alle applicazioni industriali è diversa dalla progettazione rivolta alle applicazioni consumer. Benché i requisiti dei progetti industriali non siano altrettanto impegnativi quanto i requisiti dei progetti automobilistici, essi richiedono di considerare l’effetto del degrado del dispositivo sulle prestazioni. Ad esempio, i requisiti in merito all’intervallo di temperatura di esercizio raddoppiano e lo stesso vale in termini di durata di un componente. Il cambiamento delle specifiche applicative impone una progettazione che tenga conto dei nuovi requisiti. Un altro punto di rilievo è che, nonostante i requisiti automobilistici siano molto più stringenti, una vettura non è permanentemente accesa. Quindi, benché in termini assoluti i requisiti possano non essere così rigorosi, l’effetto complessivo rende la progettazione delle applicazioni industriali e delle applicazioni automotive ugualmente impegnativa. Nella progettazione delle applicazioni consumer, i progettisti hanno sempre potuto sfruttare controlli e margini di progetto tali da soddisfare i requisiti di affidabilità imposti. La sfida era legata al fatto che i margini di progetto influenzavano la dimensione del die, i costi e la competitività. Dati i requisiti più rilassati, nelle applicazioni consumer vi sono meno dispositivi che possono influenzare l’affidabilità, quindi i costi legati ai maggiori i margini di progetto sono accettabili. Tuttavia, i prodotti industriali devono operare in condizioni più stressanti: progettare un dispositivo per le peggiori condizioni operative significa aumentare il peso delle problematiche relative alla dimensione, ai costi e alla competitività. La soluzione è di eseguire l’analisi di affidabilità. Nell’analisi di affidabilità viene utilizzato un modello di invecchiamento che permette di prevedere il degrado del dispositivo dovuto all’esercizio. In base alle condizioni operative, alle condizioni ambientali e alle caratteristiche del dispositivo, viene calcolato il degrado nel tempo. Il metodo di invecchiamento graduale effettua il calcolo incrementalmente per considerare l’effetto del degrado del dispositivo modificando le caratteristiche del circuito e accelerando l’invecchiamento. I risultati mostrano che per alcune condizioni di corner, la variazione della frequenza di free-running è inaccettabile. L’esecuzione dell’analisi di affidabilità offre uno strumento per valutare l’effetto del degrado del dispositivo sulle prestazioni del circuito.
