Realizzando la promessa di prestazioni e riduzione del consumo di potenza a 16 nanometri, Arm e Cadence hanno annunciato i dettagli della loro collaborazione per l'implementazione del processore Cortex A57 di Arm, su processo FinFet a 16 nanometri di Tsmc. Il chip di test è stato implementato utilizzando il flusso completo Cadence RTL-to-signoff, la piattaforma di progettazione custom Cadence Virtuoso, le librerie di celle standard Arm Artisan e le librerie di I/O, memorie e Pll (Phase-locked loop) di Tsmc.
Cortex A-57 è il processore a più elevate prestazioni presente nella gamma di Arm ed è basato sulla nuova architettura ARMv8, progettato per computing, networking e applicazioni mobili che richiedono prestazioni elevate e bassi consumi. La tecnologia FinFet a 16 nanometri di Tsmc rappresenta una svolta significativa per consentire la scalabilità continua della tecnologia di processo a dimensioni inferiori a 20 nm. Il chip di test, sviluppato con le soluzioni custom, digitali e di signoff di Cadence per il processo FinFet è il risultato di una collaborazione trilaterale che ha permesso di introdurre numerose innovazioni e reciproche ottimizzazioni tra processo produttivo, IP e tool di progettazione.
