La complessità degli algoritmi in tempo reale è in continua crescita e richiede l’uso di processori per l’elaborazione digitale del segnale in grado di esibire un’elevata potenza di calcolo. Se è vero, da una parte, che i microcontrollori diventano sempre più potenti, e sono sempre più in grado di svolgere funzioni che un tempo erano di stretta pertinenza dei Dsp, d’altra parte molte applicazioni richiedono funzioni di una tale complessità da evidenziarne immediatamente i limiti in termini di elaborazione in tempo reale. Le applicazioni audio ad alta fedeltà non possono prescindere dall’uso dei Dsp, così come altre applicazioni emergenti, come la cancellazione dinamica del rumore all’interno di un’automobile, i sistemi di visione avanzata, la robotica, i generatori di energia da fonti alternative, giusto per citare alcuni esempi. Dopo un periodo di sofferenza, in cui il mercato dei Dsp sembrava essere in flessione, nuove applicazioni, soprattutto in ambito automotive, hanno dato linfa vitale a questo settore. Ma non c’è solo l’automotive a trainare il mercato. Il consumer, l’Internet delle Cose, l’industria 4.0, l’energia, sono tutti ambiti in cui l’elaborazione digitale dei segnali sta diventando un aspetto cruciale. Molto spesso viene richiesta una capacità di elaborazione in tempo reale che solo un processore specializzato può esibire.
Requisiti per i Dsp di nuova generazione
La capacità di calcolo è il primo requisito che balza in mente, ma questa va coniugata con il giusto consumo di energia. La capacità di effettuare calcoli in tempi brevi consente ai core Dsp di lavorare a frequenze significativamente più basse, contribuendo alla riduzione del consumo di potenza. Contemporaneamente l’impiego di tecnologie low power consente di ottimizzare i core dal punto di vista del consumo di potenza. Ma le nuove famiglie di Dsp devono anche essere in grado di soddisfare i bisogni imposti dalle applicazioni emergenti. Uno dei limiti dei Dsp di prima generazione era la disponibilità di periferiche per la connessione. Il Dsp era dedicato esclusivamente al calcolo e quindi molto spesso accompagnato da un microcontrollore per la gestione della comunicazione, delle periferiche del sistema, e delle altre funzioni di housekeeping. Questo binomio, per quanto bene armonizzato, rappresentava un limite per i costi, gli ingombri, il consumo di potenza e la gestione termica. Per ovviare a questi inconvenienti la case costruttrici hanno prodotto dispositivi ibridi, ovvero Dsp in grado di operare anche come microcontrollori, oppure microcontrollori con funzionalità di Dsp integrate. Benché utili in una moltitudine di applicazioni, queste soluzioni si sono rivelate insufficienti laddove l’elaborazione del segnale è particolarmente intensiva. Le nuove generazioni di Dsp sono dei System-on-Chip, con un’architettura multi-core che integra Dsp e microprocessori in un unico dispositivo. In questo modo è possibile predisporre il numero e il tipo di periferiche richieste dalla varie applicazioni demandandone il controllo al microprocessore, soprattutto per la parte riguardante la connettività, mentre la parte Dsp si può dedicare interamente all’elaborazione. La potenza di calcolo viene ulteriormente amplificata tramite l’utilizzo di acceleratori hardware. Si tratta di circuiti specializzati nell’elaborazione di funzioni ricorrenti, come ad esempio Fft (Fast fourier transform) e filtri digitali di tipo Fir (Finite impulse response) e Iir (Infinite impulse response). Tutta questa potenza di calcolo deve essere adeguatamente alimentata da un flusso di dati continuo, da qui la necessità di disporre di meccanismi di accesso alla memoria particolarmente efficienti. La connettività, fondamentale nella quasi totalità delle applicazioni moderne, pone un problema di sicurezza informatica. Da un lato si vuole che i dati trasmessi non vengano intercettati e utilizzati da fonti estranee, con finalità fraudolente, dall’altra si vuole proteggere l’accesso ai dispositivi di memoria che contengono i programmi, onde evitare appropriazioni indebite di proprietà intellettuali o riprogrammazioni illecite dei sistemi. Da qui la necessità di trasmettere dati cifrati e predisporre sistemi di protezione della memoria. L’ambiente in cui il sistema può trovarsi a operare può essere soggetto a disturbi elettromagnetici, variazioni di temperatura e elevata umidità. Un ambiente ostile espone il sistema a malfunzionamenti e potenziali errori. Un processore dotato di diagnostica e meccanismi per il rilevamento e la correzione degli errori contribuisce alla costruzione di un sistema robusto e affidabile.
Processori multicore Sharc
Per venire incontro alle esigenze del mercato Analog Devices ha introdotto due nuove famiglie di processori Sharc multicore, in grado di esibire elevate prestazioni ma con una attenta gestione dei consumi di potenza. Griffin è il nome di battaglia dell’ADSP-SC58x, la famiglia con prestazioni più elevate; Griffin Lite, ovvero la famiglia ADSP-SC57x, è la versione più leggera, ottimizzata dal punto di vista dei costi. In Fig. 1 viene riportato lo schema a blocchi funzionale dell’ADSP-SC58x. Come si può osservare l’architettura è un dual-core Dsp Sharc+ più un microprocessore Cortex A5. Grazie ai due core Dsp e agli acceleratori Hardware per funzioni Dsp avanzate, il dispositivo è in grado di effettuare più di 24 Gflop al secondo. L’ADSP-SC58x consuma meno di 2 W, ed è pertanto fino a 5 volte più efficiente rispetto alle famiglie Sharc precedenti. Un basso consumo di potenza semplifica la gestione termica, ed evita l’uso di ventole di raffreddamento che, oltre ad avere un impatto sul costo, riducono l’affidabilità del sistema. I processori soddisfano le necessità di una moltitudine di applicazioni, che spaziano dall’automotive all’audio professionale, dal controllo motore multi asse ai sistemi di distribuzione dell’energia, dall’IoT e Industria 4.0 alle applicazioni per la difesa e l’avionica. A complemento dei due core Sharc+ e degli acceleratori hardware c’è un processore Cortex A5, con le estensioni Dsp Fpu e Neon per la gestione di processi real-time addizionali, e la gestione delle periferiche; il controllo efficiente del flusso dei dati attraverso queste periferiche consente la gestione di temporizzazioni critiche nelle applicazioni audio, nei sistemi di controllo industriali a retroazione, nella gestione di sensori e sistemi di rilevamento industriali.Le interfacce includono Gigabit Ethernet, Usb High Speed, moduli di memoria rimovibili, Pci Express e una ricca varietà di altre opzioni di connessione per la realizzazione di sistemi semplici e flessibili. Per le applicazioni che richiedono esclusivamente un co-processore Dsp è possibile ricorrere alla famiglia ADSP-2158x, in cui il processore Cortex A5 è stato rimosso, ma che comprende i due core Sharc+ e un set di periferiche tipiche di un core Dsp. Il nuovo core Sharc+, codice compatibile con i precedenti, è stato migliorato nella velocità del clock e nel consumo di potenza ed ha in più la cache per le istruzioni e i dati, supporta nativamente operazioni in virgola mobile a doppia precisione, e un certo numero di nuove istruzioni. Progettati per un basso consumo con un processo Cmos low-leakage, gli ADSP-SC58x/2158x operano a una frequenza di 450 MHz a una temperatura ambiente di 105°C, con una roadmap che prevede implementazioni future a più alte prestazioni. 1,8 Mbytes di memoria Sram on chip veloce, e fino a due interfacce Ddr3/2/LP, supportano le prestazioni in tempo reale; miglioramenti importanti nel sottosistema di memoria con motori Dma (Direct memory access) avanzati semplificano il trasferimento simultaneo di dati. Per la protezione delle Proprietà Intellettuali sono stati implementati la tecnologia Arm TrustZone e acceleratori hardware on-chip per la criptografia. Dove l’affidabilità è un requisito critico, controllo di parità e tecniche di correzione degli errori consentono di mantenere un elevato standard di integrità dei dati. L’elevato livello di integrazione e il basso consumo di potenza offerti da questa famiglia di Dsp semplifica notevolmente la Bom del progetto con conseguenti vantaggi in termini di ingombro su Pcb. Ne risulta una ridotta complessità del progetto hardware e un time-to-market rapido. Per applicazioni che non richiedono tutta la potenza e il ricco set di periferiche della famiglia Griffin, Analog Devices ha introdotto la famiglia Griffin Lite, in modo da poter ottimizzare i costi della soluzione che si andrà a sviluppare. Le principali differenze tra le due famiglie sono: la memoria L1 di primo livello passa da 640kB a 348kB; si ha una sola interfaccia Ddr3/2/LP verso la memoria L3 di terzo livello; un set ridotto di periferiche; la rimozione dell’unita Pwm, dell’interfaccia Pci Express, degli acceleratori hardware Fft, Hae/Sinc, dei blocchi Ami e Rtc; la memoria L2 di secondo livello è stata aumentata da 258 kB a 1 MB; è stato aggiunto il controllo di parità sulla memoria L1 del Cortex A5 e della cache degli Sharc.
