A parte rarissime eccezioni, quasi tutti i sistemi elettronici integrano almeno un segnale di temporizzazione. Nella maggior parte dei casi questo segnale è generato impiegando un quarzo associato a un oscillatore o a un circuito integrato di generazione del clock. Questo approccio di base produce un’uscita a frequenza fissa. Se è necessario un singolo segnale di clock, questa soluzione è la più immediata. Tuttavia, raramente è sufficiente un singolo segnale di clock nei complessi prodotti di oggi. Normalmente sono necessari numerosi segnali distinti per le varie interfacce di connessione all’esterno (come Ethernet, Pci, RapidIO e porte Usb) oltre a molti clock per le funzioni interne (processore e sottosistemi specializzati). La soluzione più ovvia per generare tutti questi clock indipendenti è l’impiego di diversi quarzi, ciascuno con il relativo circuito. Sebbene ciò sia tecnicamente possibile, non è una soluzione particolarmente attraente e solleva numerose problematiche in termini di spazio occupato, layout del circuito stampato, complessità e costo della distinta base. Di conseguenza, questo approccio non è particolarmente efficiente, ad eccezione di situazioni molto particolari, come nel caso di strumentazione scientifica in cui ciascun clock debba soddisfare specifiche estreme o uniche. La soluzione migliore è rappresentata dall’impiego di un generatore di clock multi-uscita, costituito da un singolo circuito integrato che offre frequenze indipendenti a partire da un singolo quarzo. Questo approccio supera molte limitazioni della soluzione con oscillatori e cristalli separati, in quanto richiede un singolo quarzo ed un singolo componente, che genera comunque tutti i segnali indipendenti di temporizzazione del sistema. Inoltre, i progettisti di sistemi possono trarre notevoli benefici da un generatore di clock programmabile. Grazie al fatto che il generatore non ha frequenze di uscita fisse, l’utente può impostare le uscite alle frequenze desiderate per ogni specifico prodotto, impiegando lo stesso circuito integrato di generazione anche in prodotti diversi. La possibilità di impiegare un singolo circuito integrato di generazione dei clock, oltre a semplificare la lista del componenti, offre ai progettisti ulteriori vantaggi. Il tempo di progettazione viene ridotto, non dovendo analizzare le specifiche tecniche o comprendere a fondo il comportamento di altri componenti, tra cui i dettagli delle tensioni di alimentazione, delle linee guida per il layout, i parametri del carico alle uscite e le varie tolleranze. Approfondire queste sottigliezze, anche per i circuiti integrati più semplici, fa inevitabilmente parte del ciclo di progetto. Minore è il numero di nuovi componenti richiesti, più rapido è il tempo di progetto. Ciononostante, la presenza di un quarzo esterno, anche nel caso di un generatore programmabile multi-uscita, rappresenta un problema. Innanzitutto occupa spazio prezioso sulla scheda, anche quando si impiegano package compatti. Inoltre, dato che i segnali di clock oggi raggiungono frequenze dell’ordine dei GHz, il breve tratto di pista che corre dal quarzo al generatore di clock è soggetto a problematiche di interferenze elettromagnetiche e a radiofrequenza, che possono compromettere le prestazioni dell’uscita con jitter, ritardi e distorsioni. Si noti che anche se il quarzo e il generatore, presi singolarmente, fossero ideali, le prestazioni ultime del segnale di clock visto dai carichi collegati sarebbero determinate dal layout del circuito stampato. Infine, un problema che affligge la produzione è legato alla ripetibilità delle prestazioni tra sistemi realizzati con quarzi prodotti da venditori diversi. Infatti i quarzi presentano una serie di sottigliezze secondarie tra le loro specifiche che possono influenzare le loro prestazioni e il loro interfacciamento, spesso in modo difficile da prevedere. Di conseguenza, un quarzo di un produttore può funzionare correttamente mentre un altro, apparentemente equivalente, prodotto da un altro fabbricante può presentare una “trascurabile” variazione delle prestazioni, che in realtà può creare problemi rilevanti in fase di produzione e collaudo.
La soluzione dell’incapsulamento congiunto
La soluzione più ovvia al problema della separazione tra quarzo e circuito integrato di generazione è quella di collocare il quarzo all’interno del package, di fianco o sopra al circuito integrato dell’oscillatore. I recenti passi avanti nelle tecniche di packaging rendono possibili alcuni tipi di co-packaging, che sono ampiamenti impiegati nei progetti multi chip, come i processori fabbricati con un certo processo tecnologico e affiancati a memorie realizzate con altro processo. Chiaramente, il collocamento del chip sopra al quarzo consente di risparmiare spazio sulla scheda. Tuttavia, fino a poco tempo fa questa tecnica di integrazione era disponibile solo per generatori di clock a singola uscita, perdendo così i benefici offerti dai circuiti integrai multi-uscita. In altre parole, l’approccio del co-packaging risolveva un problema, producendo però una limitazione i cui effetti erano ben peggiori del problema dell’ingombro. Si noti che alcuni produttori offrono delle soluzioni Mems alternative agli oscillatori al quarzo. Impiegando un oscillatore basato su di un risonatore Mems è possibile realizzare una soluzione compatta a singolo chip monolitico o a due chip incapsulati insieme. In generale, le prestazioni di questi dispositivi sono adeguate per alcune applicazioni, ma non per tutte. Si tratta sempre di sistemi a singola uscita. Di conseguenza, il problema principale di supportare molteplici uscite permane anche nel caso di oscillatori Mems.
Packaging senza compromessi
Fortunatamente esiste oggi un’opzione alternativa che elimina l’obbligo di scegliere tra un singolo segnale di clock prodotto da un generatore incapsulato insieme al quarzo e un dispositivo multi-uscita ma con quarzo separato. La serie VersaClock5 di IDT comprende numerosi dispositivi dotati di un quarzo nello stesso package, disposto sotto al chip del generatore multi-uscita. Le dimensioni del package plastico standard sono le solite, con uno spessore nominale di 0,9 mm, pari allo spessore del componente con solo il generatore. Analizzando più in dettaglio i dispositivi della famiglia VersaClock5 con incapsulamento congiunto emergono caratteristiche e prestazioni interessanti e la mancanza di compromessi prestazionali. Il dispositivo 5P49V5935 da 4 x 4 mm genera fino a quattro frequenze di uscita indipendenti (fino a 350 MHz in modalità differenziale) ciascuna configurabile come Lvds, Lvpecl, Hcsl e duale Lvcmos con tensioni di uscita selezionabili individualmente (1,8, 2,5 o 3,3 V). Per le quattro uscite è possibile programmare individualmente l’abilitazione dell’uscita, il controllo dello slew rate e la modalità spread-spectrum.
Con un jitter di fase inferiore a 700 fs Rms, questo dispositivo soddisfa le richieste stringenti di standard come Ethernet 1G/10G, Pci Express di generazione 1, 2 e 3, insieme alle specifiche di temporizzazione di molti system-on-chip digitali e Fpga. Non c’è neppure una penalizzazione in termini di consumo di potenza, in quanto questo componente integrato si basa su di un core a basso consumo di corrente pari a solo 30 mA. Una preoccupazione che nasce quando si pongono in stretta vicinanza due componenti ad alta frequenza (in questo caso un quarzo ed un oscillatore integrato) riguarda la possibilità che le prestazioni peggiorino a causa di subdole interazioni tra loro (Fig. 6). Invece, nel caso della famiglia VersaClock5 non vi sono effetti negativi. Le specifiche delle prestazioni fondamentali sono confrontabili o migliori rispetto a quanto offerto dalle soluzioni a due componenti separati. Utilizzando la soluzione con il quarzo integrato offerta dalla famiglia VersaClock5, si minimizza l’occupazione di spazio sulla scheda e semplifica la distinta base, sia nel caso di un singolo prodotto che su di una gamma di prodotti diversi. Esistono anche benefici meno ovvi, ma parimenti importanti. Un componente integrato come il 5P49V5935 garantisce l’accoppiamento delle prestazioni del quarzo e del generatore di clock ed elimina la necessità di adattare finemente il circuito e il layout del quarzo alle specifiche uniche del carico. Così si accorcia il ciclo di progetto, grazie alla ripetibilità e portabilità in progetti diversi. Collocare il chip del circuito integrato sopra al quarzo sembra una cosa semplice da realizzae, ma non lo è affatto, specialmente quando non si vogliono compromettere le prestazioni. La soluzione impilata in un unico package offerta da alcuni membri della famiglia VersaClock5 offre ai progettisti le prestazioni di un generatore di clock programmabile che impiega un quarzo esterno, nello spazio occupato dal singolo circuito integrato. Le specifiche di questo generatore di clock combinato sono “bloccate” in modo che non si verifichino problemi inaspettati dovuti a modifiche di layout, rumore o di tipo di cristalli. Si tratta di una soluzione tecnicamente robusta che non comporta penalizzazioni prestazionali e offre compattezza, basso consumo e specifiche allo stato dell’arte.
