L’impiego di Fpga nel settore spaziale è cresciuto significativamente negli ultimi anni sulla spinta di una necessità contingente di ridurre tempi e costi di sviluppo. Il fenomeno è stato del resto favorito dai continui progressi tecnologici, che hanno finito per rendere disponibili soluzioni con prestazioni confrontabili con quelli degli Asic ma caratterizzate da maggiore flessibilità. L’aspetto principale cui si guarda quando si parla dell’impiego di logiche programmabili in applicazioni spaziali è certamente l’affidabilità. Dal punto di vista propriamente tecnologico, in particolare, uno dei primi problemi che si pone in questi termini è ciò che accade con l’interazione dei dispositivi con la radiazione incidente. Quando, infatti, la radiazione incide un componente microelettronico rilascia energia in forma di carica all’interno del substrato di silicio. Tale carica può indurre eventi di vario tipo come transitori sulle linee di segnale, modifiche nel lungo tempo dei parametri di un transistor, variazioni dello stato di un flip-flop o di una cella di memoria; tali effetti possono essere legati direttamente all’energia dell’evento attuale o piuttosto alla quantità di carica accumulata nel tempo. Vanno in generale sotto il nome si See (Single-Event Effects) e finiscono per inficiare, reversibilmente o meno, il corretto funzionamento del componente. Oltre all’interazione con la radiazione ionizzante, altri fattori critici di cui si deve tenere conto sono i continui cicli termici cui i dispositivi sono sottoposti durante il funzionamento in volo o le accelerazioni cui sono soggetti durante la fase di lancio. Adeguate procedure di burn-in statico e dinamico devono essere superate al fine di ridurre al minimo la probabilità di mortalità infantile; stringenti requisiti possono essere imposti sui materiali utilizzati per il packaging per mantenere entro livelli accettabili per l’ambiente di missione i fenomeni di outgassing. La maggior parte della procedure di qualifica che devono essere applicate sono opportunamente descritte in documenti di specifica rilasciati dal Defense Supply Center Columbus afferente alla Defense Logistic Agency; altre specifiche sono state emesse parallelamente dall’Agenzia Spaziale Europea. I componenti commerciali non sono, nella quasi totalità dei casi, in grado di rispondere a tutti questi requisiti, soprattutto per quanto concerne la tolleranza alla radiazione assorbita; tipicamente, componenti con, ad esempio, una soglia per l’immunità a Sel (Single-Event Latch-up) inferiore a 37 Mev-cm2/mg non sono impiegabili in applicazioni spaziali. L’adozione, del resto, delle procedure di qualifica richieste avrebbe un impatto notevole sui costi di produzione, certamente non sopportabile da una linea di produzione industriale. Versioni specifiche devono quindi essere prodotte per il mercato aerospaziale.
Fpga rad-tolerant in tecnologia antifuse
Actel è leader nella produzioni di logiche programmabili in tecnologie antifuse; come ben noto, da alcuni anni ha affiancato a questa linea di prodotti nuove famiglie di dispositive riprogrammabili basati su celle di memoria flash. Per il mercato aerospaziale distribuisce attualmente versioni tolleranti alla radiazione delle serie Axcelerator e ProAsic3.
I dispositivi RTA-S/SLX, in particolare, sono realizzati nella stessa tecnologia Cmos di Umc a 0,15 μm con 7 piani di metallizzazione usata per la produzione della serie Axcelerator e ne adottano la tipica architettura sea-of-module. Le celle standard di libreria per la realizzazione di flip-flop sono però modificate per implementare una ridondanza tripla che assicura tolleranza ai Seu (Single-Event Upser). In altri termini, ogni flip-flop a livello di gate è implementato come tre diverse strutture identiche le cui uscite sono verificate a maggioranza; in questo modo un qualsiasi upset in una delle tre strutture viene automaticamente corretto dal circuito di voting. Grazie a questi accorgimenti, i dispositivi Rtax-S/SL esibiscono una frequenza di upset nei flip-flop inferiore a 1E-10 in condizioni peggiori in orbita geostazionaria. La frequenza di errore attesa per quanto riguarda invece le memorie embedded è di 1E-10 errori/bit al giorno qualora si usi il modulo Edac rilasciato da Actel (con capacità di correzione di errore singolo e rilevamento di errore doppio) e la funzionalità di memory scrubbing che assicura un refresh della memoria con frequenza configurabile. Le Fpga Rtax-S/SL risultano immuni da latch-up per singolo evento per eventi con energia rilasciata fino a 117 Mev x cm2/mg e tollerano una dose totale di radiazione assorbita fino 300 KRad (Si). Sono disponibili in diverse versioni con capacità logica equivalente fino a 4 milioni di system gate (500 kgate Asic) e 540 kbit di memoria embedded, in package ceramici di tipo flat-pack o CGA con fino a 840 linee di I/O e nelle diverse qualifiche E-flow (Actel Extended Flow), B-flow (come per Mil-STD-883) e EV-Flow (come per Mil-PRF-38535 QML Classe V). La versione Rtax-SL assicura una riduzione della potenza dissipata di fino alla metà rispetto alle Rtax-S. La serie Rtax-S/SL supporta l’implementazione fault-tolerant del processore Leon-3, un soft-IP core rilasciato da Gaisler Research (recentemente acquisita da Aeroflex) unitamente ad una libreria di periferiche standard e compatibile con l’insieme di istruzioni Sparc V8. Diverse configurazioni preprogrammate sono disponibili direttamente da Gaisler Research. I dispositivi Rtax-S/SL sono funzionalmente identici alla versione commerciale tranne che per alcune caratteristiche; non sono implementati, in particolare, i PLL, gli switch per la configurazione dei ritardi sugli ingressi, i moduli PerPin Fifo ed i controller Fifo embedded, oltre alla modalità low-power. Possono essere prototipati usando gli equivalenti dispositivi Axcelerator in versione commerciali a patto di adottare uno stile di progettazione sincrono. Appositi socket sono disponibili per adattare i diversi package; il tool di place&route include una procedura automatica per la generazione automatica del file di programmazione della versione commerciale a partire dalla netlist del componente qualificato. Più recentemente Aldec ha inoltre rilasciato una soluzione di prototyping basata su dispositivi flash. Tale soluzione include un adaptor con a bordo un dispositivo ProAsic3 e con foot-print identico alla Fpga rad-tolerant usata sulla scheda e un software per la conversione automatica della netlist del progetto dalla versione per Rtax-S/SL a quella per ProAsic3. Oltre ai dispositivi Rtax-S/SL, la serie di Fpga Axcelerator tolleranti alle radiazioni di Actel include la famiglia Rtax-Dsp. I dispositivi offrono le stesse caratteristiche della versione base Rtax-S/SL e vi aggiungono la disponibilità di fino a 120 moduli aritmetici Mathblock per applicazioni di Digital Signal Processing. I moduli sono in grado di operare fino a 125 MHz nell’intero intervallo di temperature qualificato per una capacità di elaborazione dati complessiva di fino a 15 Gmacs. Ognuno di essi include un moltiplicatore con due operandi signed a 18 bit; l’uscita è riportata in ingresso ad un circuito addizionatore/sottrattore il cui secondo operando è selezionabile tra il segnale di feedback (per realizzare strutture Mac) oppure una costante. Il moltiplicatore può in alternativa essere configurato come due moltiplicatori ad 8 bit in parallelo. Più blocchi MathBlock possono poi essere connessi in cascata per realizzare complessi filtri Fir e Iir. Diversamente da quanto accade per i dispositivi Rtax-S/SL, non esistono versioni commerciali equivalenti per la serie Rtax-Dsp.
Soluzioni tolleranti alle radiazioni in tecnologia flash
Recentemente Actel ha annunciato la prossima disponibilità delle Fpga ProAsic3 in versione tollerante alla radiazione, i primi dispositivi qualificabili per applicazioni spaziali realizzati in tecnologia flash. Tra i vantaggi principali della tecnologia flash, come è noto, vi è una significativa riduzione della dissipazione di potenza rispetto alle analoghe soluzioni basati su celle di memoria Sram; la tecnologia Flash Freeze di Actel, in particolare, consente di spegnere istantaneamente la potenza dinamica dei dispositivi senza necessità di disabilitare il segnale di clock pur continuando a mantenere lo stato interno del dispositivo. Con Fpga di tipo flash è effettivamente possibile realizzare una soluzione riprogrammabile single-chip e live al power-up. La serie RT-ProAsic3 è disponibile nelle versioni da 600 Kgate e 3 Mgate con fino a 75.264 VersaTile, in package ceramici ermeticamente sigillati di tipo column grid array o land grid array (senza colonnine di saldatura). Per le versioni CGA, è adottata la tecnologia proprietaria di Six Sigma che assicura miglioramenti fino anche all’ 800% nell’affidabilità delle saldatura quando soggette a stress termico rispetto a quanto garantito dai tradizionali package Bga. I dispositivi RT-ProAsic3 sono realizzati nella stessa tecnologia Umc a 0.13 μm in cui sono prodotte le versioni commerciali equivalenti ma sono soggetti a test di qualifica per verificarne il comportamento in ambienti ostili come quello spaziale. Le prove di tolleranza a radiazione riportano resistenza a ioni di pesanti con energie rilasciate fino a 96 MeV x cm2/mg ed assenza di eventi di latch-up. Nella tabella in figura 4 sono riportati le sezione d’urto attese per upset da singolo evento per i diversi moduli. Come si può vedere, le celle di configurazione e la memoria Flash Rom sono immuni fino alle energie verificate; i flip-flop di tipo d esibiscono invece sezioni d’urto di 2E-7 cm2 e 5E-14 cm2 per singolo elemento in interazioni rispettivamente con ioni pesanti e protoni. Transienti da singolo evento sono stati osservati sulle linee di distribuzione dei clock e i banchi di I/O con sezioni d’urto di 2E-6 cm2 in interazioni con ioni pesanti. I test di resistenza alla radiazione totale assorbita hanno invece evidenziato prevalentemente due effetti. Il primo riguarda un aumento del ritardo di programmazione attraverso i pass transistor dovuto alla carica accumulata. È stato osservato un incremento del 10% per TID compreso tra 15 e 25 KRad (Si), in funzione della tensione di alimentazione del core della Fpga; il tool di place&route è in grado di tenere conto di tale fattore nella generazione del report per l’analisi timing del dispositivo. Il secondo riguarda invece la programmazione del dispositivo; per TID oltre 15 KRad (Si) potrebbe non essere corretta. Il prototyping dei dispositivi RT-ProAsic3 può essere fatto usando i componenti equivalenti commerciali che esistono anche nella versione a range di temperatura militare così da permette di qualificare il sistema rispetto ai test ambientali senza dover necessariamente montare a bordo della scheda il dispositivo RT.
Platform Fpga rad-tolerant riprogrammabili da Xilinx
Nota prevalentemente nel settore commerciale e industriale, non fosse altro che per aver inventato le Fpga negli anni ‘80, Xilinx vanta una presenza ormai ventennale anche in ambito aerospaziale e difesa. Nel 2002 ha fondato insieme al Jet Propulsion Laboratory il See Consortium con lo scopo di qualificare e caratterizzare logiche riprogrammabili per applicazioni spaziali e studiare adeguate tecniche di mitigazione; al consorzio hanno successivamente aderito, tra gli altri, anche Locheed Martin, Boeing e il Sandia National Lab. Il catalogo dei prodotti distribuiti da Xilinx per applicazioni spaziali è stato di recente esteso per includere i dispositivi della serie Virtex-4QV. I dispositivi sono realizzati nella tradizionale tecnologia a 90 nm delle Virtex-4 adottando l’architettura Asmbl (Advanced Silicon Modular Block) degli equivalenti componenti commerciali. Il processo di fabbricazione è tuttavia stato modificato per inserire un sottile strato epitalassiale per assicurare immunità a latch-up. I componenti possono così essere qualificati in accordo alle specifiche Mil-Prf-38535; classificati come dispositivi QML di classe V, garantiscono immunità da singolo evento fino a LET > 100 MeV x cm2/mg, tolleranza alla dose totale di radiazione assorbita fino a valori di 300 kRad (Si) e sezione d’urto per SEFI in condizioni nominali in orbita geostazionaria di 1.5E-6 upsets/device/day. La famiglia Virtex-4QV include i dispositivi LX200, SX55 ed FX60/140 disponibili in package di tipo flip-chip column grid array a 1140 e 1509 pin; versioni commerciali equivalenti con foot-print compatibili sono disponibili per il prototyping e la produzione dei modelli ingegneristici. In tutti i dispositivi Virtex-4QV sono disponibili moduli di memoria embedded con architettura dual-port, moduli Digital Clock Manager per la sintesi in frequenza e il deskew dei segnali di clock, divisori di clock phase-matched, slice XtremeDsp per applicazioni di Digital Signal Processing. Le slice XtremeDsp, in particolare, integrano un moltiplicatore a 18x18 bit, un moltiplicatore-accumulatore o un moltiplicatore-addizionatore. Oltre a queste caratteristiche, i dispositivi FX60/140 includono due hard IP macro di un processore Ibm PowerPC 405 con interfaccia Apu (Attached Peripheral Unit) per la connessione di coprocessore dedicato e 4 controller Ethernet Mac. Le Fpga Virtex-4QV offrono a oggi le migliori prestazioni in termini di capacità logica e frequenza di funzionamento ma soffrono di maggiori problemi di See rispetto alle versioni in tecnologia flash e, soprattutto, antifuse. I See riguardano in particolare non soltanto la logica utente ma anche le celle di configurazione. Per mitigare questi effetti, sono state suggerite, da un lato, soluzioni di scrubbing proprio della memoria di configurazione mediante dispositivo esterno tollerante alle radiazioni. Dall’altro, Xilinx ha poi sviluppato un interessante tool, denominato Xilinx Triple Modular Technology, che consente la generazione automatica di architetture ridondate triple a partire dal progetto utente per consentire adeguati livelli di immunità a Seu e Set.
