Cadence sta conseguendo risultati importanti nell'ambito della collaborazione con Tsmc per lo sviluppo di progetti FinFet a 7nm per piattaforme mobili e di elaborazione ad alte prestazioni. Come risultato del lavoro congiunto, i tool digitali, di signoff e custom/analog di Cadence hanno ottenuto la certificazione Design Rule Manual e Spice per il processo Tsmc da 7 nm. Oltre a questo, è disponibile anche un nuovo Process Design Kit che permette ai clienti di ottenere potenza, prestazioni e area ottimali. Cadence ha anche apportato dei miglioramenti al suo Custom Design Reference Flow da 7 nm e al flusso di caratterizzazione di librerie. Questi potenziamenti dei tool di progettazione hanno consentito di accelerare le consegne iniziali ai principali clienti dei core IP per SerDes ad alta velocità e Ddr a bassa latenza, con testchip previsti in fase di tape out a partire dal quarto trimestre di quest'anno.
