Dopo due anni di declino, il mercato dei semiconduttori dovrebbe quest'anno riprendere a crescere e raggiungere i 280 - 300 miliardi di dollari, secondo iSuppli. Il mercato Eda, ovvero l'industria che raggruppa i produttori degli strumenti software destinati proprio a progettare i circuiti integrati, che varrà invece circa 4 o 5 miliardi di dollari (in pratica un cinquantesimo del valore del suo mercato di sbocco) fa fatica ad emergere dall'indubbia crisi di ricavi in cui è precipitata in tempi recenti. Dominato da tre protagonisti, Synopsys, Cadence e Mentor Graphics, il mercato è caratterizzato però da un vasto numero di piccole aziende, tipicamente create per esplorare le nicchie più avanzate e innovative di prodotto, ma che difficilmente riescono poi a raggiungere dimensioni significative, anzi sono spesso destinate ad essere inglobate dai grandi. Anche se le previsioni divulgate dagli analisti di Global Industry Analysts e basate sulle informazioni fornite dall'Eda Consortium, stimano che il mercato globale dei tool potrebbe raggiungere i 10 miliardi di dollari entro cinque anni, è indiscutibile che la base di clienti per questo mercato è comunque limitata.
Gran parte del fatturato proviene infatti da qualche decina di grandi produttori di semiconduttori (Intel, Samsung, Toshiba, Texas Instruments, ST Microelectronics, Renesas, Sony, QualComm ecc.) al punto che altri osservatori si chiedono se l'industria Eda non sia destinata a tornare da dove proviene, cioè ad essere di nuovo una divisione delle grandi industrie di semiconduttori. Il tipico modello commerciale utilizzato è basato su licenze, normalmente concesse per un periodo pluriennale (di solito 3 anni) e questo permette di garantire ricavi certi su medi periodi di tempo, riducendo gli effetti delle fluttuazioni degli ordini tipici dell'industria dei semiconduttori; ma ormai molte società sono anche fornitrici di prodotti e servizi IP e le vendite di questi componenti del business sono invece assolutamente cicliche.
Si profila quindi l'esigenza di modificare in qualche modo il modello industriale cercando anche nuove fonti di possibili ricavi. L'opportunità attualmente viene soprattutto dallo sviluppo delle applicazioni tipicamente embedded e dalle conseguenti esigenze di ampliare la progettazione al livello sistemistico. Mentre si continua comunque a lavorare nello sviluppo di tool per le tecnologie di processo di nuova generazione (28 nm, 25 nm, 22 nm e anche oltre) i tre principali protagonisti del mercato Eda stanno anche approntando ognuno le proprie strategie per un segmento che offre interessanti prospettive: quello del software, in virtù dell'importanza che la componente software ha nella creazione dei prodotti SoC (system-on-chip).
La soluzione dei problemi applicativi
Cadence, che dei tre top player è quello che è stato più coinvolto negli ultimi tempi in una profonda ristrutturazione, ha delineato una direzione che prevede di concentrarsi non tanto sulla creazione di tool quanto piuttosto sulla soluzione dei problemi applicativi; in altre parole, anziché immaginare di creare dapprima l'hardware e poi abbinare a questo un software adeguato, l'idea dovrebbe essere di creare dapprima un livello software adeguato all'applicazione, con il relativo middleware, per poi definire una serie di componenti hardware abbastanza generici, al punto che in teoria il software dovrebbe anche essere in grado di riconfigurare l'hardware stesso. In sintesi l'approccio adottato di recente da Apple e Google per i propri prodotti: non costruire le applicazioni in base all'hardware disponibile ma pensare all'applicazione e poi immaginare il chip in grado di realizzarla: in questa ottica il principale problema è relativo all'integrazione; a geometrie di processo che vanno dai 65 nm in giù fino a 40 nm e oltre la disponibilità dei blocchi IP incide in termini economici relativamente meno (circa un terzo) rispetto ai costi necessari a progettare l'integrazione di tali blocchi.
Ovviamente sarà necessario ridurre drasticamente questi costi per rendere possibili ragionevoli margini di profitto. La soluzione proposta da Cadence si basa sull'idea di lavorare dapprima a livello si realizzazione sistemistica per poi passare alla realizzazione SoC e, in ultimo, alla realizzazione del silicio. L'ultima mossa dell'azienda statunitense è stata l'acquisizione di Denali Systems, in virtù della quale potrà beneficiare di una serie di modelli di dispositivi di memoria che permettono l'integrazione di sistema e la verifica SoC.
Oltre il circuito integrato
Anche Mentor guarda avanti, ben oltre il solo circuito integrato; l'impegno nello sviluppo del sistema operativo real time Nucleus e il supporto a Linux sono solo due esempi. In virtù di un accordo recentemente siglato con Freescale, l'azienda proporrà ai clienti software embedded basati su Linux, destinati ai processori QuorIQ e PowerQuicc. Freescale prevede di standardizzare la tecnologia Mentor per creare una transizione semplificata dalle versioni di valutazione gratuite a versioni commerciali e consentire ai clienti di adoperare lo stesso codice di base in tutto il processo di progettazione integrando strumenti e software. Nucleus è invece un Rtos che viene proposto specialmente per chip multicore, eventualmente anche dotati di software di virtualizzazione per l'esecuzione simultanea di task multiple. Sul fronte dei circuiti integrati Mentor si è mossa con un'acquisizione, quella di Valor, che ha arricchito il portafoglio di un tool specifico per il Dfm (Design for Manufacturing) completando quindi l'offerta di una suite che copre i processi dalla progettazione dello schematico fino alla produzione del circuito stampato.
Un ciclo progettuale sempre più breve
Synopsys prosegue intanto sulla strada della progettazione concorrente per accelerare l'intero ciclo di progettazione e abbreviare il time-to-market: in altre parole, non conta se è più importante il software o l'hardware: ciò che conta è che siano progettati. Abbinare i tool di progettazione architetturali è quindi il passo logico per crescere il valore degli strumenti System level. Synopsys sta ampliando il proprio portafoglio di soluzioni per la prototipazione virtuale (grazie anche alle acquisizioni CoWare e VaST, dopo quella di Virtio di alcuni anni fa) perché i prototipi sono indispensabili per creare modelli eseguibili che programmatori e sviluppatori di software possano utilizzare per creare le applicazioni finali.
L'allungamento della catena progettuale
Una ulteriore interessante tendenza è l'allungamento della catena di progettazione del prodotto fino a includere non solo il SoC, ma anche il relativo package con i vari tipi di piedinatura in modo da chiudere il cerchio con la successiva fase di progettazione della scheda; mentre, a livello scheda sempre più aumenta la diffusione di soluzioni basate su logiche programmabili. Se questo sia un settore che può dare nuova linfa ai tradizionali attori del mercato Eda è comunque discutibile; il segmento è infatti già ampiamente sovrappopolato: oltre a Mentor anche Cadence offre soluzioni e l'acquisizione di Taray, ad esempio, le permetterà di offrire un tool per integrare più Fpga in un'unica scheda, mentre Synopsys offre i prodotti di derivazione Synplicity Hardee e quindi Prodesign sono anch'essi mirati alla progettazione Fpga per la prototipazione e modellazione rapida dell'hardware. Inoltre c'è da considerare che entrano in gioco anche i fornitori di hardware, come Actel, Xilinx o Altium, per conquistarsi una fettina della torta.
Un futuro difficile da decifrare
Il futuro è quindi difficile da decifrare. Quello che molti si attendono è che spostandosi sempre più verso applicazioni embedded destinate a prodotti di largo consumo (siano essi i tradizionali prodotti multimediali che sistemi più sofisticati per il medicale, l'automotive o altro) a determinare il successo di una soluzione sarà il costo complessivo che bisognerà chiedere al cliente di pagare. Per i costruttori di chip potrebbe quindi rivelarsi preferibile evitare semplicemente di progettare, ma subappaltare del tutto quest'attività ad aziende specializzate a cui verrebbero fornite semplicemente le specifiche descrittive del chip da realizzare. Questo approccio prevede naturalmente di fare massicciamente ricorso ai blocchi IP per la definizione del sistema desiderato e, infatti, proprio questo è quello che viene ritenuto essere l'effetto trainante della crescita del valore del mercato Eda. Se infatti si considera anche il valore dei blocchi IP, e quindi anche il fatturato di numerose aziende che non sono presenti con tool ma solamente con servizi e prodotti IP (ad esempio Broadcom, Qualcomm ma anche Arm) ecco allora che il valore di mercato complessivo citato nella ricerca Edac è perfettamente realistico. Per quanto riguarda invece l'aspetto puramente tecnologico dei singoli tool gli obiettivi a breve termine sono ben noti. Il primo riguarda la definizione di una modalità per simulare la temporizzazione del circuito evitando complesse, lunghissime e inefficienti simulazioni passo-passo, possibilmente astraendo a livello di sistema la temporizzazione in termini di frame e di pacchetti. Il secondo è relativo all'implementazione delle realizzazioni con blocchi funzionali, o blocchi IP, in modo da poterne calcolare in modo deterministico le funzioni di trasferimento. Il terzo è la creazione di librerie ad alto livello, garantite esenti da errori, per le piattaforme finali (siano esse logiche programmabili, Asic o Asic strutturati); in tal modo le librerie diverrebbero le risorse a basso livello per oggetti di programmazione ad alto livello. Infine sviluppare tool in grado di permettere di completare i progetti, ovvero di garantire la riuscita del place&route finale al momento dell'integrazione a livello architetturale. In altri termini strumenti in grado di predire al progettista, che avesse scelto una certa serie di blocchi IP da realizzare con processi, ad esempio 45 nm, se il progetto potrà essere realmente completato oppure no.
