Sono state tante e interessanti le novità presentate da Cadence all’ultima edizione del suo evento CDNLive Emea che si è tenuto a Monaco di Baviera lo scorso maggio e che come di consueto ha riunito un numero record di utenti della tecnologia Cadence, sviluppatori ed esperti del settore, per tre giorni di networking, in cui sono state condivise le migliori pratiche sui problemi critici della progettazione e della verifica e sono state scoperte nuove tecniche per la progettazione di silicio avanzato, system-on-chip e sistemi. La conferenza di quest’anno ha beneficiato di oltre 150 presentazioni, suddivise in 10 differenti percorsi tematici tecnici tra cui uno dedicato al settore automobilistico e uno specific per l’ambito accademico. Un’ampia varietà di presentazioni create direttamente dagli utilizzatori hanno affrontato tutti gli aspetti della progettazione e della creazione di proprietà intellettuale, dell’integrazione e della verifica. I progettisti hanno scoperto come gli altri utenti utilizzano le tecnologie di Cadence per progettare silicio, system-on-chip e sistemi finali in modo efficiente e redditizio. Sono stati 24 gli espositori che hanno partecipato al Designer Expo e hanno evidenziato l’ecosistema collaborativo disponibile a supporto degli utilizzatori. Di particolare interesse gli interventi che hanno aperto la giornata di lavori fatti da Tom Beckley di Cadence, che ha offerto il suo punto di vista sugli sviluppi del settore automotive in una piacevole presentazione intitolata “Dove sono le automobili volanti?”, e da Davide Santo di Nxp Semiconductors, che ha condiviso i suoi pensieri sulla guida autonoma e su come Qualcomm possa aiutare i propri clienti a rendere questa visione vera.
Tempi di sviluppo Ip sempre più ridotti
Tra le novità più interessanti da segnalare, tra le molte presentate da Cadence in questa occasione, l’ampliamento della piattaforma di verifica formale JasperGold con l’introduzione delle App JasperGold Superlint e Clock Domain Crossing. Si tratta di due tecnologie formal-based avanzate specifiche per la gestione dei requisiti di signoff Rtl. Le applicazioni Superlint e Cdc mettono a disposizione del progettista Rtl la potenza della tecnologia formale di JasperGold. Le nuove App migliorano la qualità del progetto di IP abbattendo fino all’80% le modifiche Rtl richieste nella fase finale e riducendo i tempi di sviluppo anche di quattro settimane. Gli attuali disegni, sempre più estesi e complessi, implicano l’esigenza di sviluppare IP estremamente robuste e riutilizzabili in più SoC, migliorando così la produttività del progettista. I controlli di signoff eseguiti in precedenza nella fase di implementazione netlist devono oggi essere eseguiti già a livello di Rtl. I tradizionali tool di lint statico e Cdc non sono stati in grado di offrire una soluzione efficace capace di garantire un codice Rtl di altissima qualità. Con le ultime tecnologie di signoff Rtl formal-based di JasperGold, i progettisti possono utilizzare sia controlli funzionali più sofisticati, sia processi di debugging intelligente a livello di sistema per ridurre il cosiddetto “violation noise”, che attualmente rappresenta una delle sfide più impegnative del signoff Rtl. Le Apps JasperGold Superlint e Cdc sono totalmente integrate con il potente ambiente di debug JasperGold Visualize, offrendo una collaudata intelligenza formale per aumentare l’efficienza di debug dei progetti Rtl. Inoltre, entrambe le applicazioni integrano le capacità formali esistenti di Cadence per migliorare la gestione dei waiver. I progettisti possono ora eseguire il signoff con un codice Rtl robusto, riutilizzabile e Cdc-clean, nella fase di verifica e implementazione, riducendo il time to market complessivo e migliorando notevolmente la qualità del design.” Un efficace signoff Rtl costituisce una parte importante del processo di sviluppo nei progetti odierni, per i quali si richiede un tempo di sviluppo sempre più rapido e una altissima qualità delle IP prodotte”, ha affermato Pete Hardee del System & Verification Group di Cadence. “Basandosi sulla collaudata piattaforma JasperGold, Cadence sta portando nei processi di signoff Rtl una tecnologia formale che costituisce lo stato dell’arte, offrendo ai progettisti digitali la possibilità di sviluppare in tempi significativamente ridotti un codice IP più robusto e riutilizzabile”. Nella nuova App Superlint, Cadence ha coniugato le tradizionali funzionalità di verifica formale e di linting Rtl, derivando automaticamente dall’Rtl il set di controlli funzionali più completo. Allo stesso modo, l’App Cdc offre un flusso di iniezione di metastabilità che consente una rigorosa verifica Cdc nell’ambiente formale Cadence JasperGold e negli ambienti Xcelium Parallel Simulator per un signoff più completo.
