Francia al centro della microelettronica europea

Grenoble – una delle aree a più alta vocazione tecnologica del vecchio continente - ha recentemente ospitato l'edizione 2014 di Semicon Europa, l'evento dedicato alle tecnologie e alle soluzioni manifatturiere per i semiconduttori. La manifestazione ha chiamato a raccolta oltre 6000 tra esperti di settore e responsabili delle maggiori società di microelettronica, i quali hanno potuto assistere a oltre 70 seminari tecnici e visitare un nutrito parterre in rappresentanza di circa 420 brand attivi nel settore dei materiali, degli apparati e della progettazione. Pur con le dovute cautele, il quadro dell'industria continentale uscito da Semicon è piuttosto incoraggiante, soprattutto in un contesto applicativo in grande fermento che - sotto la spinta degli oltre 25 miliardi di oggetti connessi a Internet previsti entro il 2020 - sta privilegiando quelle che da sempre sono aree di sviluppo su cui le società europee primeggiano: interconnettività, riduzione dei consumi, sensing. Secondo i responsabili Semicon, l'industria europea dispone delle competenze necessarie non solo per continuare a tenersi al passo con l'evoluzione imposta dalla classica "legge di Moore" che da sempre domina l'evoluzione dei semiconduttori, ma addirittura per cavalcare ciò che gli esperti definiscono con il gioco di parole "More than Moore", cioè l'accelerazione imposta dalle nuove geometrie. Capacità d'investimento, risorse intellettuali ed eccellenza della ricerca, rappresentano tutti elementi che la microelettronica europea sta già esprimendo. Prova ne è che i dati SEMI indicano che a luglio i costruttori europei di chip hanno aumentato gli acquisti di apparati di produzione di quasi il 42% rispetto allo stesso periodo dell'anno precedente, con una previsione di chiusura 2014 a circa 2,49 miliardi di dollari. Sempre secondo le previsioni SEMI, il 2015 dovrebbe essere ancora più promettente e portare gli investimenti a 3,68 miliardi di dollari con un incremento del 48% sull'anno precedente, contro il 23% dell'area SEA, il 15% della Corea, il 6% di Taiwan (il maggiore produttore mondiale), il 3% del Nord America e il 16% del Giappone.

Realtà manifatturiere di altissimo rilievo

Intel produce in Irlanda e in Israele. Nella cittadina di Lexlip, la società ha avviato un piano di espansione che porterà la sua Fab24 a produrre a 14 nm, mentre a Kiryat Gat è in atto una conversione ai wafer da 300mm. Altra eccellenza è la fabbrica GlobalFoundries di Dresda, che attualmente lavora sui 28 nm. Infineon produce a Villach e ancora a Dresda, dove sono in corso investimenti per la costruzione di semiconduttori di potenza su wafer da 300 mm. In casa della francese IMEC si stanno definendo dei rivoluzionari moduli di processo con capacità di lavorazione per wafer da 450 mm. Negli avanzatissimi impianti di Crolles, ST Microelectronics produce da tempo con geometrie da 28 e 32 nm, mentre è fase di avvio la produzione di dispositivi in tecnologia FD-SOI (Fully Depleted Silicon On Insulator) da 14 nm. Nell'ambito di questi importanti sviluppi, l'Europa sta tagliando traguardi significativi, soprattutto in un'ottica "internet of things" dove l'industria continentale potrà fare valere le proprie competenze. In questa edizione di Semicon, un ruolo da protagonista è stato ovviamente quello giocato dal "padrone di casa": ST Microelectronics. Animatrice dalla "silicon valley" francese, ST è attiva nell'area Rodano-Alpi che fa capo a Grenoble con una serie di importanti insediamenti. Alle due strutture produttive di Crolles (una per wafer da 200mm e una per wafer da 300mm), che insieme rappresentano un investimento di oltre 4 miliardi di dollari, si affiancano un sito di ricerca, test e assemblaggio proprio a Grenoble e una fitta rete di partner pubblici e privati. Profondamente radicata nel tessuto sociale della regione, ST rappresenta un importante volano per il territorio: all'azienda è possibile ricondurre oltre 25.000 posti di lavoro tra diretti e indiretti, senza contare l'effetto virtuoso che ha permesso di calamitare investimenti e competenze dando vita a quello che è ritenuto uno dei primi 5 cluster mondiali nel campo delle tecnologie CMOS… non è quindi un caso se questa edizione di Semicon si sia tenuta proprio nel capoluogo della regione Rhône-Alpes. ST sta perseguendo un modello di crescita tecnologica e produttiva basato sulla cooperazione e sulle alleanze. Primo produttore europeo di semiconduttori, attualmente ST vanta al suo attivo una settantina di partner di R&D, tra i quali si annoverano realtà del calibro di IBM, Mentor Graphics, CEA-LETI e CNRS. Non solo: ST è legata alle più importanti iniziative mondiali nel campo dei semiconduttori, tra le quali la Pre T0 Alliance (programma di ricerca dedicato allo sviluppo di processi nanoelettronici avanzati), la ISDA (International Semiconductor Development Alliance) e Nano2017.

La tecnologia FD-SOI

Nan2017 è un'iniziativa pubblico/privata quinquennale - finanziata anche dalla comunità Europea attraverso la Joint Technology Initiative (JTI) ENIAC - che vede la partecipazione di importanti centri di ricerca, università, integratori e fornitori di apparati, materiali e proprietà intellettuale. Con Nano2017, ST mira a rafforzare la propria leadership tecnologica nel settore degli FD-SOI, dei prodotti di imaging di nuova generazione e delle memorie embedded non-volatili. Si tratta di tecnologie chiave per le soluzioni di elaborazione embedded realizzate da ST per indirizzare un mercato globale che vale circa 67 miliardi di dollari e che ha enormi potenzialità di crescita. Fulcro delle attività di sviluppo ST è attualmente la tecnologia FD-SOI, materia su cui l'azienda ha chiaramente espresso l'intenzione di assumere una leadership di primo piano. La spinta che ha portato la società a imboccare con decisione questa strada è legata sicuramente a quella che è ritenuta la sfida più rilevate per l'elettronica del futuro: la riduzione dei consumi. Attualmente ST ha i produzione geometrie UTBB (Ultra thin body and buried oxide) da 28 nm ma la roadmap suggerisce come acquisito per il 2015 il nodo dei 14 nm mentre per il 2016/2017 sarà tagliato il traguardo dei 10 nm. Ma che cosa rende la tecnologia FD-SOI così promettente? È presto detto. Nel corso degli ultimi lustri, le dimensioni dei transistor sono andate continuamente riducendosi, consentendo di migliorare caratteristiche prestazionali e consumi secondo la citata legge di Moore. Negli ultimi anni, le geometrie hanno raggiunto dei valori inferiori a qualche decina di nanometri. Ciò ha comportato una serie di nuove sfide, legate soprattutto alla gestione degli effetti parassiti. Nei dispositivi di ultima generazione si è arrivati a un punto in cui tali effetti assumono un peso preponderante, tanto che dopo i 28 nm le regole del gioco cambiano radicalmente. Per continuare a fornire prestazioni elevate - mantenendo le perdite sotto controllo – le architetture tradizionali dei transistor in silicio sono diventate sempre più complesse. Ciò ha via via comportato l'introduzione di nuove fasi di produzione, con ovvi aggravi di costo e importanti impatti sui rendimenti. Recentemente si è arrivati a sviluppare delle onerose architetture tridimensionali, rappresentante in primis dai transistor FinFet. Oltre a richiedere dei sofisticatissimi processi manifatturieri, queste piattaforme 3D non consentono più di ridimensionare i progetti "semplicemente" sulla base della riduzione di geometria, ma implicano il totale redesign dei circuiti. Proprio a causa di questi ulteriori elementi di complessità, ST, ha introdotto una serie di innovazioni tecnologiche ai processi di produzione del silicio che permettono di sfruttare in modo incrementale i sistemi manifatturieri esistenti. Tali innovazioni fanno capo alla tecnologia FD-SOI, una metodologia di processo planare che unisce vantaggi associati alla riduzione delle geometrie silicio con dei processi di fabbricazione più semplici. Lo sviluppo della tecnologia FD-SOI di ST è il risultato degli sforzi di un ecosistema sinergico che ha come fulcro proprio l'area di Grenoble. In particolare, nel cluster di aziende che hanno partecipato attivamente all'implementazione di questa tecnologia si annoverano Soitec – esperta in substrati SOI - e i laboratori CEA-CETI, noti per la ricerca nei processi avanzati. La tecnologia Fully Depleted Silicon On Insulator, è un processo planare che fa affidamento su due importanti innovazioni. La prima riguarda uno strato isolante ultrasottile, denominato Buried Oxide ("ossido sepolto"), posizionato sopra una base di silicio. La seconda è un film sottile in silicio in cui viene ricavato il canale del transistor. Grazie al ridottissimo spessore di tale strato, non è più necessario effettuare il drogaggio del canale, ottenendo un transistor "Fully Depleted", cioè a svuotamento totale. La combinazione di queste due soluzioni prende il nome di “ultra-thin body and buried oxide Fully Depleted SOI” o UTBB-FD-SOI. Per natura, la tecnologia FD-SOI consente di ottenere transistor con caratteristiche elettrostatiche migliori rispetto ai transistori "buck" tradizionali. Confinando il flusso di elettroni, lo strato di ossido sepolto limita infatti le caratteristiche parassite tra collettore ed emettitore, riducendo sostanzialmente le correnti di perdita. La tecnologia FD-SOI assicura inoltre la possibilità di controllare i transistor non solo attraverso il gate ma anche attraverso la polarizzazione del substrato sottostante al dispositivo, similmente a quanto avviene nella tecnologia bulk. Nella tecnologia bulk la polarizzazione del substrato è però molto limitata a causa delle correnti parassite e degli elementi di inefficienza che si innescano in corrispondenza delle geometrie più ridotte. Grazie all'architettura del transistor e dello strato di isolamento ultrasottile sottostante, nella tecnologia FD-SOI la polarizzazione è più efficiente. La presenza dell'ossido sepolto consente infatti di applicare tensioni di polarizzazione più elevate, garantendo un controllo sul transistor molto più ampio. Quando la polarizzazione del substrato è positiva (polarizzazione diretta - “Forward Body Biasing” o FBB) il transistor può essere commutato più rapidamente. Ciò assicura una tecnica estremamente efficace per ottimizzare prestazioni e consumi. Facile da implementare, l'effetto FBB può esser modulato dinamicamente durante il funzionamento del transistor, aumentando la flessibilità e assicurando velocità superiori e una maggiore efficienza energetica. Secondo i dati, grazie a questa tecnologia è possibile raggiungere un incremento del 35% della velocità e una riduzione del 50% dei consumi (e del calore dissipato) rispetto a un Cmos bulk da 28nm. Combinata con l'architettura di bit “single-well” brevettata da ST, la tecnologia FD-SOI consente di migliorare il comportamento delle memorie Sram, le quali possono operare a tensioni più basse ma con prestazioni compatibili con quelle delle Sram bulk. La tecnologia FD-SOI offre molti vantaggi anche nei progetti analogici. Il totale isolamento dielettrico del canale permette di ridurre la capacità di gate e le perdite, aumentando l'immunità ai latch-up. L'assenza di droganti nel canale e altri aspetti architetturali contribuiscono inoltre a ridurre il rumore e ad aumentare il guadagno (anche di 15 dB) rispetto alle soluzioni bulk. Ma non basta: i vantaggi della tecnologia FD-SOI si estendono anche all'area delle produzione e della progettazione, dove all'aumento delle rese fa riscontro un'affidabilità intrinseca che permette d'indirizzare in modo più semplice ed efficace anche i progetti più "safety critical".

Pubblica i tuoi commenti