Lattice Semiconductor ha rilasciato la versione 7.2 della design tool suite ispLever Fpga con algoritmi "place and route" avanzati che consentono prestazioni migliori con un risparmio di tempo del 30%. Questa riduzione del runtime è ottenuta grazie all'impiego di innovative tecniche di place and route che, effettuando una accurata analisi del progetto, consentono di scegliere l'algoritmo più adeguato alla sua topologia. Una sezione di "clock domain analysis" pone poi un occhio di riguardo alla soluzione delle problematiche inerenti al timing negli attuali progetti multiclock. Il nuovo software supporta inoltre il "clock boosting" per le famiglie di Fpga Lattice ECP2 e ECP2M, che si traduce in un aumento di FMax del 5%. In conclusione, questa versione di ispLever rende possibile una ulteriore crescita di produttività grazie anche alla presenza dell'ultima release di Synplify Pro, una soluzione avanzata di Synopsy per la sintesi di Fpga.
