Fpga al raddoppio della capacità

LOGICHE PROGRAMMABILI –

Sono ora disponibili i dispositivi Virtex 7 2000T sviluppati da Xilinx, dotati di 6,8 miliardi di transistor e di 1.954.560 celle logiche, e realizzati attorno a una struttura di IC in 3D.

Ci siamo. Xilinx sta consegnando ai clienti l’Fpga con la capacità più elevata sul mercato: il Virtex-7 2000T. Il dispositivo da 6,8 miliardi di transistor è dotato di 1.954.560 celle logiche, il doppio della capacità rispetto all’Fpga da 28 nanometri più grande della concorrenza. Si tratta del terzo Fpga rilasciato da Xilinx che sfrutta il processo HPL da 28 nm di Tsmc ma, ciò che è più importante, questa è la prima offerta commerciale che fa uso delle interconnessioni stacked silicon, l’approccio di Xilinx alla tecnologia IC in 3D. “L’Fpga Virtex 7 2000T segna un’importante pietra miliare nella storia delle innovazioni e delle collaborazioni industriali introdotte da Xilinx”, ha affermato Victor Peng, vice presidente senior responsabile dello sviluppo delle piattaforme programmabili presso Xilinx. “La tecnologia di interconnessioni stacked silicon offre capacità in termini di numero di transistor che non sarebbero altrimenti possibili in un Fpga per almeno un’altra generazione di processo tecnologico, e mette i più grandi fra i nostri dispositivi da 28 nm nelle mani dei clienti almeno un anno in anticipo rispetto a quanto è tipico con il lancio di una nuova generazione di processo. Questo è importante specialmente per coloro che effettuano l’emulazione e la prototipazione Asic e Assp.” Tradizionalmente, i produttori di Fpga hanno messo a punto le proprie nuove architetture basandosi sulle ultime tecnologie di processo di fabbricazione, per trarre vantaggio dalla Legge di Moore, la quale sostiene che il numero dei transistor raddoppia ogni 22 mesi con l’introduzione di ciascun nuovo processo su silicio. Nel corso degli ultimi due decenni, la validità della Legge di Moore ha permesso ai produttori di Fpga di offrire contemporaneamente nuovi Fpga che raddoppiavano la capacità rispetto ai dispositivi di generazione precedente.

Oltre la legge di Moore
Tuttavia, per il dispositivo Virtex 7 2000T e per alcuni altri membri della famiglia Virtex 7, Xilinx è andata oltre la Legge di Moore, creando la tecnologia di interconnessione SSI. Questa tecnologia connette direttamente un grande numero di slice al silicio (die attivi) in cima a uno strato di interposizione passivo al silicio. I die sono quindi collegati da un’interconnessione metallica che scorre attraverso lo strato di interposizione, nello stesso modo in cui più IC comunicano fra loro per mezzo di interconnessioni metalliche in una scheda a circuito stampato. In questo modo, Xilinx è stata in grado di realizzare dispositivi che vanno oltre la tendenza descritta dalla Legge di Moore: gli Fpga Virtex 7 2000T hanno dimensioni doppie del più grande dispositivo da 28 nm della concorrenza che più si avvicina, e più di 2,5 volte più grande dell’Fpga Virtex 6 di Xilinx di dimensioni maggiori. “Ma la bellezza dell’architettura”, ha affermato Panch Chandrasekaran, responsabile della linea di prodotto degli Fpga Virtex 7 presso Xilinx, “è che pur essendo composti da quattro die, il dispositivo 2000T mantiene il modello d’uso tradizionale degli Fpga. I progettisti lo programmeranno come un Fpga estremamente grande che fa uso della serie di tool e della metodologia di Xilinx”. Oltre ad avere 1.954.560 celle logiche, il dispositivo Virtex 7 2000T include un totale di 305.400 blocchi logici configurabili e un massimo di 21.550 kbit di Ram distribuita. Il dispositivo è dotato di 2.160 slice Dsp, 46.512 Ram a blocchi, 24 unità di gestione del clock, quattro blocchi PCIe e 36 transceiver GTX (ciascuno in grado di trasmettere a 12,5 Gbit/secondo). Ha anche 24 banchi di I/O e un totale di 1.200 I/O utente. Sebbene il rilascio del dispositivo Virtex 7 2000T rappresenti un grosso traguardo per Xilinx e un passo coraggioso verso l’era degli IC in 3D nell’industria dei semiconduttori, Chandrasekaran ha affermato che il valore reale è rappresentato dalle porte che apre per le innovazioni degli utenti e per le nuove funzionalità di progetto fornite ai clienti in cerca dei dispositivi con la massima capacità. “Coloro che desiderano accelerare lo sviluppo di prodotto e fornire emulazioni del silicio ai propri sviluppatori di software, che desiderano condensare più chip all’interno di un singolo dispositivo e coloro che non possono giustificare il ricorso agli Asic per i propri progetti - trarranno tutti grande vantaggio da questa tecnologia fantastica,” ha spiegato Chandrasekaran. “Realizzando il dispositivo in tecnologia SSI, Xilinx sta mettendo ora nelle mani dei progettisti la capacità di un dispositivo di prossima generazione.”

Emulazione e prototipazione di Asic e blocchi IP
"Oggi, un Asic o Assp di alta fascia ha in media 420 milioni di porte logiche”, ha detto Gary Smith, analista dei tool di progettazione presso Gary Smith EDA ed esperto di metodologia Asic. “Il più grande di cui ho sentito era di 1,1 miliardi di porte logiche”. A causa dell’alto numero di gate, più del 90% dei gruppi di progettazione Asic usano una qualche forma di sistemi di verifica assistita dall’hardware, siano essi sistemi di emulazione commerciale o schede di prototipazione Asic fai da te. Tradizionalmente, le aziende che creano sistemi di emulazione commerciali o i gruppi di progettazione che prototipano i propri progetti sono stati i primi clienti degli Fpga delle massime dimensioni che un fornitore possa produrre. I fornitori dei sistemi di emulazione commerciali stanno cercando degli Fpga con la massima capacità possibile. “Questo mercato trarrà particolare beneficio dal fatto di avere a disposizione la capacità del dispositivo Virtex 7 2000T che supera la Legge di Moore,” ha affermato Chandrasekaran. Ciò consente loro di offrire già da oggi sistemi di emulazione con una capacità di prossima generazione e, in ultima analisi, consente ai propri clienti di tagliare i cicli di progettazione e di introdurre più rapidamente nuovi prodotti più innovativi sul mercato.” Gran parte di questi sistemi di emulazione includono due o più schede e fino a diversi rack di Fpga, in relazione alle dimensioni dell’Asic, del blocco IP o persino del sistema che un cliente voglia emulare. Nel frattempo, i clienti dei sistemi di emulazione li usano per accelerare la verifica e per assicurare che i propri progetti funzionino correttamente, e per mettere a disposizione le versioni hardware dei propri progetti ai gruppi software, di modo che questi ultimi possano trarre vantaggio dallo sviluppo software e lo abbiano pressoché completato per quando la fonderia fornisce l’Asic reale su silicio. L’idea, naturalmente, è di accelerare la commercializzazione. In un tipico modello d’uso di un sistema di emulazione commerciale, gli utenti prima progettano e verificano il proprio Asic o Assp dal punto di vista funzionale, usando il software Eda tradizionale. Dopo averlo fatto in modo adeguato, possono quindi realizzare la versione Rtl (Register Transfer Level) del proprio progetto in un emulatore commerciale per un’ulteriore verifica del progetto. Ciascun fornitore di emulatori offre tipicamente il proprio software che opera in combinazione con il software di progettazione di Xilinx, per sintetizzare l’Rtl e per partizionare il progetto Asic in blocchi che possano essere distribuiti in modo ottimale fra gli Fpga all’interno dell’emulatore. Il software di emulazione del produttore fornisce quindi un’interfaccia verso una workstation o verso un PC su cui girano diversi tool di verifica, per testare il progetto così come gira sull’emulatore. I produttori di soluzioni di emulazione offrono anche varianti a costi inferiori - chiamate talvolta “duplicati” o, genericamente, “sistemi di prototipazione” - dei propri emulatori. Queste varianti emulano semplicemente la funzionalità dell’Asic. Le aziende forniscono questi sistemi ai propri gruppi software per consentire loro di iniziare fin da subito a sviluppare driver, firmware ed applicazioni che gireranno sul progetto.
Chandrasekaran ha affermato che gli Fpga di dimensioni maggiori consentono ai fornitori di soluzioni di emulazione di mettere in campo sistemi di emulazione con capacità superiore, o in alternativa di realizzare sistemi con capacità intermedia o inferiore con un numero più ridotto di Fpga, abbattendo i consumi e la distinta materiali ed aumentando al contempo le velocità complessive del clock dei progetti che girano su di essi. “Il dispositivo Virtex 7 2000T è così grande che questi produttori saranno persino in grado di offrire emulatori realizzati su un singolo chip di Fpga,” ha affermato Chandrasekaran. “Dato che i progetti stanno girando su un numero inferiore di chip o addirittura in un chip soltanto, le prestazioni complessive del sistema saranno più veloci.
Il dispositivo Virtex 7 2000T sarà la soluzione ideale anche per gruppi di progettazione che probabilmente non possono permettersi sistemi di emulazione commerciali standard disponibili in commercio, i quali possono costare anche un milione di dollari. “Numerosi gruppi di progettazione realizzano le proprie schede su misura per prototipare o per emulare un Asic, o la funzionalità di un intero sistema, e per avviare lo sviluppo del software,” ha spiegato Chandrasekaran. “E persino coloro i quali usano sistemi di emulazione per sviluppare i propri IC potrebbero creare le proprie varianti di Fpga per i propri gruppi software.
Chandrasekaran ha dichiarato che il dispositivo sarà vantaggioso anche per i produttori di IP. Non solo essi possono usare gli Fpga per sviluppare nuovi blocchi di IP, essi li possono anche usare per descrivere le funzionalità dei propri core ai clienti potenziali.

Consolidamento dell’architettura di sistema e riduzione dei consumi
Oltre ad essere vantaggioso per l’emulazione e per la prototipazione degli Asic e dei blocchi IP, il nuovo dispositivo sarà interessante anche per gli architetti di sistema che cercano modi per ridurre i consumi di potenza dei propri sistemi, migliorando al contempo prestazioni e funzionalità.
“Esistono numerosi prodotti finali sul mercato che usano più Fpga” ha affermato Chandrasekaran. “Con il dispositivo Virtex 7 2000T, possono integrare la funzionalità di diversi Fpga in un singolo Fpga. Questa integrazione a livello di sistema migliora le prestazioni, perché tutte queste funzioni sono su un chip singolo. L’integrazione a livello di sistema riduce i consumi, eliminando le interfacce I/O fra i diversi IC su scheda. Le interfacce I/O aumentano il consumo di potenza in proporzione al numero di I/O. Di conseguenza, maggiori sono le prestazioni del progetto, e più alto è il numero degli IC in un sistema, maggiore sarà il consumo di potenza”. Inoltre, il partizionamento della funzionalità a livello di sistema fra più IC è un lavoro complesso e può portare a cicli di sviluppo più lunghi e a costi più alti per il test. Il consolidamento del numero di dispositivi nel sistema riduce queste sfide per il partizionamento, oltre ai costi associati alla verifica e al test. "Con oltre due volte la capacita degli Fpga della concorrenza, il dispositivo Virtex 7 2000T consente ai clienti di integrare di più e di ridurre i consumi di potenza di un fattore quattro rispetto alle soluzioni a più chip. Essi possono anche aumentare le prestazioni a livello di sistema, rimuovendo i colli di bottiglia degli I/O, riducendo la complessità del sistema ed eliminando il partizionamento non necessario del progetto," ha affermato Chandrasekaran. "Gli architetti possono risparmiare molto spazio su scheda per aggiungere altre funzioni, o possono semplicemente ridurre le dimensioni del prodotto." Come con altri dispositivi nella serie 7, Xilinx ha realizzato il dispositivo Virtex 7 2000T nella tecnologia di processo da 28 nm specifica per Fpga di TSMC (HPL) ad alte prestazioni e a basso consumo. Grazie al processo HPL, i transistor del dispositivo Virtex 7 2000T sono soggetti a meno perdite rispetto a quelli presenti nei dispositivi della concorrenza realizzati in un processo da 28 nm ad alte prestazioni,” ha spiegato Chandrasekaran. Questo significa che il dispositivo è soggetto ad un consumo di potenza confrontabile con quello dei dispositivi della concorrenza che presentano la metà della sua capacità.

La sostituzione degli Asic
Last but not least, il dispositivo Virtex 7 2000T sarà interessante anche per il numero crescente di gruppi di progettazione che semplicemente non possono giustificare il costo e i rischi che comporta lo sviluppo di un Asic o di un Assp al nodo di processo da 28 nm. Con i progressi compiuti nei processi al silicio, i costi di progettazione e di fabbricazione sono cresciuti rapidamente. A 28 nm, le spese di progettazione non ricorrenti sono superiori ai 50 milioni di dollari, e la probabilità di una riprogettazione dell’Asic aumenta fino a quasi il 50%. Un singolo errore trascurato durante il ciclo di progettazione può compromettere seriamente la redditività; più errori possono portare alla cancellazione di progetti, alla perdita delle finestre di mercato e persino a rovinare le aziende. Il dispositivo Virtex 7 2000T è in grado di sostituire Asic da 10 milioni a 20 milioni di gate senza i costi per Nre associati agli Asic. “Anzichè preoccuparsi per ogni singolo errore che porta ad una catastrofica nuova sequenza di maschere, i progettisti possono invece concentrarsi sulla progettazione,” ha spiegato Chandrasekaran. “Per di più, il dispositivo Virtex 7 2000T è riprogrammabile, per cui se i progettisti commettono un errore possono semplicemente riprogrammare il dispositivo.”

La metodologia rimane invariata
Anche se il dispositivo Virtex 7 2000T è estremamente grande, la sua programmazione non richiederà una modifica estrema della metodologia. “Nel corso degli ultimi anni Xilinx ha ottimizzato i propri tool di progettazione, considerando i progetti con capacità ultraelevata” ha affermato Chandrasekaran. “Oggi, i clienti possono partizionare, disporre e ottimizzare per i consumi e per le prestazioni.”
Chandrasekaran spiega che gran parte se non tutti gli Fpga di grandi dimensioni richiedono tipicamente ai progettisti di effettuare una qualche forma di partizionamento e di posizionare le funzioni critiche per la temporizzazione che si trovano in stretta prossimità l’una con l’altra. Per gruppi di progettazione che collocano progetti di grandi dimensioni nei dispositivi Virtex 7 2000T, i tool di Xilinx li assisteranno nella definizione del posizionamento e del partizionamento dei propri progetti, per aiutarli ad ottenere temporizzazioni e prestazioni ottimali. L’ultima versione dei tool di progettazione di Xilinx supporta il dispositivo Virtex 7 2000T. “Gli utenti possono iniziare sin da oggi a progettare con i dispositivi Virtex 7 2000T,” ha dichiarato Chandrasekaran. L’anno prossimo, Xilinx prevede di rilasciare altri Fpga Virtex 7 in configurazioni sia monolitiche, sia SSI.

Pubblica i tuoi commenti