Co-verifica, mixed-signal e qualificazione IP

PROGETTAZIONE –

Co-verifica hardware e software, progettazione mixed-signal e qualificazione IP sono le tre linee che porteranno Cadence a tagliare il traguardo del venticinquesimo anno di attività, rafforzando il proprio ruolo di leader nell’innovazione della progettazione elettronica.

Lo sviluppo dei nuovi prodotti è condizionato da importanti megatrend. Innegabili sono l'influenza dei social network e la crescente mobilità, due aspetti che hanno avuto come effetto un'importate ricaduta sulle esigenze di sicurezza e di connettività degli utenti. Altre tendenze rilevanti riguardano la diffusione del concetto di "Internet of things" e delle architetture big-data, chiaro segnale delle direzioni di sviluppo che seguiranno i futuri prodotti elettronici. Esempi più recenti di questi trend sono prodotti all'avanguardia quali gli smartphone di ultima generazione, i Google Glass, l'elettronica indossabile e tante altre innovazioni che già ora comportano pesanti ricadute anche sul progetto di chip e schede.
Nel breve, la progettazione dei nuovi componenti dovrà tenere conto di importanti aspetti. Uno di questi è il contributo del software, soprattutto di livello applicativo, visto che sempre più spesso i nuovi progetti integrano core di elaborazione embedded. A livello di integrazione, anche periferiche e sensori assumeranno un ruolo sempre più importante, e ciò implicherà il ricorso massiccio a blocchi circuitali di tipo analogico e mixed-signal. Internet e mobilità sono sinonimo di connettività, meglio se wireless, e ciò comporterà l'integrazione anche di modem e blocchi RF.
In un mondo sempre più attento all'ambiente, anche l'elettronica cercherà di aumentare la propria efficienza energetica, favorendo l'uso di circuiti "verdi" ottimizzati per lavorare a bassa potenza. Applicazioni e dati più "ingombranti" spingeranno sull'acceleratore della memoria, con un considerevole aumento della dotazione di Sram e Flash Embedded. A complicare il quadro si aggiunge il fattore prezzo, visto che l'elettronica ha ormai abituato gli utenti ad evolvere verso livelli costo/prestazioni sempre più bassi. Questo nuovo quadro di esigenze e funzionalità, comporta pesanti ripercussioni sulle architetture e sul modo di concepire e sviluppare i progetti. Cadence Design System stima che nel breve termine, i system-on-chip potranno arrivare ad integrare un centinaio di blocchi IP, mentre più del 60% dello sforzo di progettazione sarà dedicato al software. Dal punto di vista dei processi, ciò comporterà una vera e propria rivoluzione, che pone i progettisti di fronte a tre sfide: sviluppo e verifica congiunta di hardware e software per rispettare time to market sempre più stringenti; sviluppo e verifica dei blocchi mixed-signal; qualificazione e integrazione della proprietà intellettuale.

Co-design e verifica hardware/software

L'elettronica di una vettura media, comporta oggi poco meno di 10 milioni di righe di codice. Su una tecnologia di processo da 16/14 nm i costi di sviluppo software sono più che doppi rispetto a una tecnologa da 20 nm. L'impatto economico dello sviluppo software è tanto maggiore quanto più avanzato è lo stato del progetto hardware: il costo di un bug software rilevato quanto il circuito è in fase Rtl è quasi di un ordine di grandezza inferiore rispetto al costo che si avrebbe per un circuito in fase di layout. È evidente come la soluzione ideale sia quella di rendere disponibile prima possibile un modello virtuale del circuito, così da permettere agli ingegneri hardware e software di lavorare parallelamente e di condividere il loro cammino di sviluppo sin dalle prime fasi. Il co-sviluppo consente agli uni e agli altri di beneficiare dei reciproci feedback, intervenendo immediatamente nel momento in cui dovessero manifestarsi dei problemi. Attualmente sul mercato sono disponibili alcune soluzioni che consentono ai programmatori di lavorare su dei prototipi virtuali del chip che, del punto di vista software, si comportano esattamente come il circuito reale. Quando alla prototipazione virtuale si associa un'emulazione in-circuit - la quale consente di effettuare il debugging hardware/software a livello RTL prima della disponibilità fisica del SoC - è possibile ottenere un ambiente di co-design veramente completo. A tale proposito, Cadence ha annunciato la piattaforma di verifica Palladium XP II, dedicata espressamente all'automazione della verifica e al debug congiunto avanzato di hardware e software. Questo ambiente di test per la virtualizzazione avanzata dei sistemi, consente agli utenti di verificare i driver software prima del tape-out. Sviluppata nell'ambito della System Development Suite di Cadence, la piattaforma Palladium XP II nasce sulla base della nota tecnologia di emulazione Palladium XP, potenziando le prestazioni di verifica fino al 50% ed ampliando le capacità operative fino a 2,3 miliardi di gate. Grazie alla riduzione dei consumi e all'incremento della densità di gate, gli ingegneri possono fare girare progetti sempre più grandi a fronte di ingombri sempre più contenuti, riducendo così i costi di gestione. Nell'ambito di Palladium XP II, Cadence ha inoltre integrato il supporto per otto nuovi protocolli di comunicazione utilizzati nelle applicazioni mobile e consumer. L'affermazione di questi sistemi di prototipazione virtuale è spesso condizionata da due problemi: il primo di tipo culturale (gli sviluppatori preferiscono "avere il chip in mano"), il secondo di tipo economico. Grazie alle sue prestazioni, Palladium mira a indirizzare entrambi gli aspetti, mettendo a disposizione dei progettisti una tecnologia ibrida che consente di erogare un incremento di velocità di verifica dei sistemi operativi embedded superiore a 60 volte, e un incremento delle velocità di verifica hardware/software di un ordine di grandezza.

Sviluppo e verifica dei blocchi mixed-signal

L'interazione è un problema che riguarda non solo i progettisti di software e hardware ma anche progettisti analogici e digitali.Le differenze culturali sono amplificate dallo spettro sconfinato di metodologie di verifica utilizzate nei progetti mixed-signal, la cui scarsa integrazione impedisce di fare correre in parallelo lo sviluppo della parte analogica (o Rf) e della parte digitale. Il problema è stato individuato e risolto da Cadence grazie al nuovo Spectre XPS (eXtensive Partitioning Simulator), un simulatore FastSpicead alte prestazioni che consente di effettuare simulazioni più veloci e complete sui grandi progetti di chip complessi. Il nuovo simulatore offre una tecnologia di partizionamento innovativa, che garantisce un throughput 10 volte superiore rispetto alle proposte della concorrenza. Ciò consente di comprimere i tempi di simulazione, riducendoli da varie settimane a pochi giorni. Spectre XPS offre ai progettisti l'opportunità di valutare con precisione le temporizzazioni, tenendo in considerazione anche l'impatto delle cadute degli effetti parassiti di IR e di power gating: ciò rende Spectre XPS una soluzione ideale per i progetti di nodi portatili avanzati e a bassa potenza, dove elevate prestazioni, precisione e capacità di controllo sulla verifica post-layout rappresentano degli imperativi. Spectre XPS permette di riutilizzare con facilità i modelli, gli stimoli, le analisi e la metodologia globale, riducendo i costi di supporto e migliorando i tempi di produzione. La piattaforma di simulazione unificata Spectre abbraccia gli ambienti Spice, advanced Spice, RF e FastSpice, facilitando la transizione all'interno dei flussi; Spectre XPS s'integra perfettamente con l'ambiente di progettazione mixed-signal Virtuoso Analog Design, e con il tool di caratterizzazione per memorie Sram, Liberate MX. Il throughput più elevato di Spectre XPS consente ai team di progettazione di effettuare delle simulazioni più accurate e precise sia su progetti basati su grandi quantità di memoria, sia su architetture a basso consumo, le quali richiedono una maggiore visibilità sugli effetti parassiti. Oltre a migliorare la produttività, il nuovo simulatore implica una quantità di memoria di sistema due o tre volte inferiore rispetto alle soluzioni standard, migliorando così l'utilizzo delle risorse di calcolo.

Qualificazione e integrazione
della proprietà intellettuale

L'uso di proprietà intellettuale di alta qualità permette di rispettare gli obiettivi di time to market. Cadence ha investito milioni di dollari nella qualifica e nell'integrazione dell'IP, rendendo questo business redditizio. Oggi Cadence è uno tra i maggiori fornitori di soluzioni IP avanzate per progetti SoC. Il portafoglio comprende IP d'interfaccia e di memoria, ma anche IP analogica, mixed-signal e di elaborazione. L'offerta è in continua evoluzione grazie alle competenze interne e a quelle di partner quali Tensilica (acquisita da Cadence nel marzo 2013), Cosmic Circuits (acquisita nel 2008) ed Evatronix (acquisita nel maggio del 2013).
Recentemente, la società ha presentato una suite di prodotti di proprietà intellettuale analogica ultra veloci e a bassa potenza, dedicati alle applicazioni di comunicazione cablate e wireless di nuova generazione, legate soprattutto ai mercati emergenti e agli ecosistemi "Internet of Things". Questi prodotti lavorano con nuovi protocolli ad alta velocità quali Lte, Lte Advanced e WiGig (802.11ad), che gira su uno spettro di 60 GHz con un potenziale di trasmissione dati fino a 7Gbps.
L'offerta prevede anche una linea di IP facilmente integrabile e altamente controllabile, costituita da una famiglia di convertitori dati comprendente Adc e Dac doppi da 3 Gsps a 7 bit, Adc doppi da 1.5 Gsps a 11 bit e Dac doppi da 2 Gsps a 12 bit. I core IP di conversione dati possono essere combinati facilmente per formare un front end analogico completo. Sempre nel campo dell'IP, Cadence ha annunciato il core Hi-Fi Audio/Voice Dsp Tensilica, primo a offrire un decoder certificato Dolby DS1 per i flussi audio Dolby Digital Plus. Questo decoder si rivolge alle applicazioni audio legate ai dispositivi mobili (telefoni cellulari e tablet) ma anche ai sistemi di infotainment dotati di altoparlanti di piccole dimensioni, quali televisori ultra-sottili a schermo piatto. Appartenente al portafoglio di Dpu (Dataplane processing unit) di Tensilica, il Dsp Tensilica HiFi audio/voce Dsp è supportato da oltre 100 pacchetti audio ed è stato licenziato a oltre 55 aziende che lo hanno implementato in oltre 200 milioni tra smartphone, tablet, computer, televisori digitali, sistemi di home entertainment e così via. Ancora attraverso Tensilica, Cadence ha lanciato un core IP con supporto DTS Neural Surround. Il DTS Neural Surround garantisce un'esperienza di ascolto di livello home theater anche in ambienti difficili, potenziando significativamente la qualità del suono rispetto ai media MP3.
Co-verifica hardware e software, progettazione mixed-signal e qualificazione IP sembrano quindi essere le tre linee che porteranno Cadence a tagliare il traguardo del venticinquesimo anno di attività, rafforzando sempre più il proprio ruolo di leader nell'innovazione della progettazione elettronica
.

Pubblica i tuoi commenti