Le Dram sono una tecnologia di memoria ben conosciuta che ha ormai compiuto cinquant'anni. Sono stati pochi i cambiamenti apportati all’architettura originale: solo qualche miglioramento incrementale. Tuttavia, lo sviluppo di nuovi sistemi sofisticati ad elevate prestazioni, anche multi-core, richiede un cambiamento radicale nel sottosistema di memoria. Recentemente, Micron ha introdotto un approccio rivoluzionario basato su una struttura tridimensionale che permette di migliorare la latenza, la larghezza di banda, la capacità di memoria oltre a supportare sistemi multi-core. Il tutto senza aumentare la superficie occupata sulla scheda a circuito stampato. Una soluzione che garantisce una migliore efficienza energetica con consumi eccezionalmente bassi, a parità di numero di bit.
Una “pila” di chip interconnessi
da fori passanti attraverso il silicio
Il nuovo Hybrid Memory Cube (Hmc) di Micron è una innovazione basata su un approccio “stacked-die”, cioè con più chip “impilati” l’uno sull’altro all’interno dello stesso package. Uno “strato” di base (logic-layer) contiene la logica e i blocchi funzionali necessari per controllare la memoria. La memoria Dram semplificata sovrapposta al logic-layer può essere costituita da diversi “strati”, in numero variabile da quattro a otto. I chip che compongono il sistema sono collegati tra loro tramite Tsv (Through Silicon Vias, fori passanti attraverso il silicio) e un processo per l'interconnessione 3D sviluppato e realizzato da Micron. Un’architettura stacked-die come quella descritta può, in linea di principio, causare problemi di dissipazione del calore. I consumi di potenza delle Dram dell’Hmc sono però sufficientemente bassi da rendere ininfluente questa problematica. Ogni singolo chip Dram è partizionato in 16 array di memoria; ogni partizione è collegata verticalmente a tutti gli altri “strati di memoria” tramite Tsv. Quindi ogni sistema di memoria è costituito da 16 “fette” verticali, quale che sia il numero di chip impilati l’uno sull’altro. Ognuna di queste “fette” dispone di un suo proprio bus separato per comandi e dati. L’architettura Hmc si comporta come un normale sottosistema di memoria Dram con 16 canali, cioè quattro volte il numero di canali presenti anche nei sistemi più complessi e sofisticati.
Risparmio energetico intrinseco
Grazie alla presenza di diversi chip uno sopra l'altro, la struttura Hmc permette di aumentare la capacità di ogni singolo nodo tecnologico molto più rapidamente di quanto sarebbe possibile utilizzando un approccio standard, basato su un unico chip. La tecnica di “impilamento” dei chip (die-stacking) riduce inoltre la superficie complessiva che il dispositivo occupa sulla scheda a circuito stampato. Un altro vantaggio è il risparmio intrinseco dei consumi rispetto a una struttura di memoria in cui i diversi chip sono alloggiati in package differenti. Le connessioni tra un package e l'altro richiedono collegamenti ad alta velocità che normalmente consumano più energia delle stesse celle di memoria Dram. Sebbene anche le tecnologie flip-chip e package-on-package aiutino a ridurre i consumi di potenza, il ricorso ai Tsv garantisce un notevole miglioramento. La possibilità di impilare fino a quattro diversi strati di memoria nello stesso package utilizzando interconnessioni Tsv offre notevoli vantaggi dal punto di vista della latenza, densità e del consumo energetico.
Un controllore di memoria interno
per supportare processori host multipli
Le vera rivoluzione della struttura Hmc, tuttavia, è l’integrazione del controllore di memoria all'interno del dispositivo nello “strato di base”. Il controllore interno di memoria può interagire con maggiore efficienza con l’array di memoria, gestendo le varie partizioni e i banchi e sollevando il processore host dal compito della gestione di una interfaccia di memoria relativamente complessa. Un blocco fondamentale dello strato logico (logic-layer) di base è la matrice di commutazione che permette di accedere a qualunque “fetta” verticale di memoria da qualunque canale di accesso per microcontrollore. L’integrazione di una matrice di commutazione all'interno della memoria è uno strumento particolarmente importante per supportare processori host multipli e creare una maglia di dispositivi Hmc interconnessi tra loro. Micron ha sviluppato un'interfaccia seriale che sostituisce l'accesso tradizionale tramite indirizzo di riga e colonna su bus parallelo. Le porte seriali possono essere usate anche per aumentare ulteriormente le dimensioni del sistema di memoria utilizzando i dispositivi Hmc in configurazione daisy-chain.
Maggiore affidabilità
Per rendere la struttura Hmc ancora più appetibile per applicazioni di rete e server, Micron ha aggiunto diverse caratteristiche per migliorare l'affidabilità, la availability e la serviceability. Lo strato logico di base supporta funzioni di autodiagnosi, rilevazione e correzione degli errori e ripristino dell’array di memoria: I percorsi interni e i dati sono protetti utilizzando codici ECC che permettono di correggere errori su singoli bit e di rilevare errori su bit multipli. Inoltre, la struttura Hmc mette a disposizione risorse ridondanti per permettere la riparazione diretta sul campo, senza che sia necessario sostituire un eventuale componente guasto.
Le memorie “stacked-die” (con chip impilati) con connessioni Tsv offrono molti vantaggi dal punto di vista dei consumi energetici e della densità. L'architettura particolarmente innovativa proposta da Micron aggiunge inoltre caratteristiche come maggiore affidabilità, semplicità d'uso anche in sistemi multi-core. L’Hybrid Memory Cube di Micron è la soluzione ideale per mercati in rapida crescita come i sistemi di calcolo ad alte prestazioni, le reti o qualunque tipo di applicazioni che richiede la gestione di grandi flussi di dati ad alta velocità: per esempio file video scaricati dalla rete o i contenuti multimediali negli smartphone e laptop, o i dati nei supercalcolatori.
Una collaborazione per trasformare l’Hmc
in uno standard industriale
L’Hmc è una novità assoluta nel mercato delle memorie e permette di realizzare sistemi di calcolo ad alte prestazioni con un consumo decisamente ridotto. Per favorire l'ampia accettazione di questo nuovo concetto in diversi settori di mercato e in differenti applicazioni, Micron ha deciso di collaborare con Samsung Electronics, un altro gigante nel mondo delle memorie che dispone inoltre di risorse tecnologiche e finanziarie adeguate per trasferire rapidamente questa tecnologia in produzione. Nel mese di ottobre 2011, Micron e Samsung hanno dato vita a una iniziativa denominata consorzio Hybrid Memory Cube Consortium. Il consorzio vuole definire e introdurre un’interfaccia per la tecnologia Hmc adeguata alle esigenze dell'industria, in modo da favorirne la diffusione. Oggi, al consorzio partecipano Micron, Samsung, Altera, Open-Silicon e Xilinx. Altre società sono in trattativa per entrare a farne parte. Il consorzio è aperto a un numero illimitato di membri, soprattutto nel settore delle reti e del supercalcolo, che partecipano alle discussioni sulle specifiche e hanno un accesso immediato alle bozze dei vari documenti di standardizzazione.
