Cadence ha scelto l'evento CDNLive! Emea 2012, la convention rivolta agli utilizzatori europei, tenutasi a Monaco lo scorso maggio, per presentare alcune importanti novità che riguardano la progettazione di sistemi e di System-on-Chip molto complessi. Lo scopo delle innovazioni introdotte è la riduzione dei tempi necessari per verificare i progetti di questi dispositivi e quindi del relativo time-to-market. Tre gli annunci più significativi: l'aggiunta di una funzione di “accelerazione in-circuit” alla preesistente System Development Suite; l'ampliamento del catalogo di Verification IP; e la disponibilità di IP per l'interfaccia Nvm Express.
L'accelerazione in-circuit
L'accelerazione in-circuit, basata sulle piattaforme Incisive e Palladium XP di Cadence, punta a offrire il meglio della simulazione accelerata e dell'emulazione in-circuit. La simulazione accelerata viene utilizzata solitamente all'inizio del flusso di progettazione, quando il test bench è disponibile e il codice Rtl è sintetizzabile e può essere mappato ed eseguito su hardware (in particolare sulla piattaforma Palladium XP di Cadence). Nell'emulazione in-circuit, usata invece in una fase successiva, il chip viene mappato su Palladium XP e connesso, tramite adattatori di velocità, a schede madre esterne e interfacce Usb e Pci. Fino a ieri questi due ambienti erano separati e dovevano essere gestiti indipendentemente l'uno dall'altro; i progettisti dovevano quindi perdere tempo per riprodurre i bug, o rimodellare tutti i componenti del sistema che hanno come target uno dei due ambienti. L'attività di verifica era pertanto inefficiente e non consentiva di sfruttare la IP nel migliore dei modi. L'accelerazione in-circuit permette oggi di realizzare un ambiente di verifica eterogeneo e unificato; o meglio, entrambi gli ambienti convivono in parallelo in Palladium XP, consentendo all'utilizzatore di assegnare all'uno o all'altro le diverse componenti del progetto. Il progettista può inoltre creare connessioni tra i due ambienti e spostare dati dall'uno all'altro, sfruttando sia i vantaggi della tradizionale emulazione in-circuit (l'alta velocità e l'interfacciamento con il mondo reale), sia quelli della simulazione Rtl (le funzionalità di analisi avanzata). Stando ai dati diffusi da Cadence, l'accelerazione in-circuit moltiplica per dieci l'efficienza nella convalida a livello di sistema e nell'analisi root cause. L'innovazione permette inoltre di sfruttare meglio la IP. L'aggiunta dell'accelerazione in-circuit amplia ulteriormente le funzionalità della System Development Suite, una soluzione, presentata al CDNLive! del 2011, costituita da quattro piattaforme integrate: Virtual System Platform, Rapid Prototyping Platform, Functional Verification Platform (Incisive) e Verification Computing Platform (Palladium XP). Come ha spiegato alla stampa Michał Siwiński di Cadence, l'obiettivo della società è integrare totalmente le quattro piattaforme per ottenere un ambiente unificato ed eterogeneo; questa visione non è stata ancora completamente realizzata, ma l'annuncio di Monaco rappresenta un ulteriore passo nella giusta direzione.
Ampliamento del catalogo di Verification IP
L'ampliamento del catalogo di Verification IP riguarda l'aggiunta di “Vip accelerata” basata sullo standard SCE-MI 2.0 di Accellera e compatibile con Universal Verification Model (UVM). La Vip accelerata consente agli utilizzatori di muoversi liberamente tra le diverse modalità (simulazione, accelerazione, accelerazione in-circuit, emulazione in-circuit) permettendo la verifica di sistemi e di SoC troppo grandi per essere verificati tramite la tradizionale simulazione Rtl. Il catalogo Verification IP di Cadence comprende ora la Vip accelerata per le interfacce Amba Axi 3.0 e 4.0, Amba 4 Ace e Ace Light, Pci Express 2.0 e 3.0, Usb 3.0, 10Gb Ethernet, Sata 3, Hdmi 1.4.
La IP per l'interfaccia Nvm Express
A seguito dell'acquisizione di Denali, società specializzata nella IP per le memorie, Cadence ha inoltre presentato un'offerta di IP per lo sviluppo di SoC che utilizzano lo standard Nvm Express 1.0c, un'interfaccia per i drive a stato solido (SSD) connessi al bus Pci Express. Ricordiamo brevemente che Nvm sta per Non-Volatile Memory e che lo standard Nvm Express è stato sviluppato tenendo conto delle specificità dei dischi a stato solido; in precedenza anche questi dispositivi utilizzavano le interfacce Sata e Sas, che però sono ottimizzate per i tradizionali dischi meccanici. La soluzione presentata da Cadence comprende la IP per il controllore e per il sottosistema Nvm Express. Quest'ultimo si caratterizza per la totale integrazione dei relativi componenti IP, tra cui il controllore, il firmware e i corrispondenti modelli NVMe e PCIe provenienti dal catalogo Vip di Cadence. Secondo Martin Lund, responsabile della ricerca e sviluppo per il settore realizzazione SoC, questo approccio basato sull'offerta dell'intero sottosistema libera i progettisti dalla necessità di procurarsi i diversi componenti IP e provvedere personalmente alla loro integrazione. La IP offerta da Cadence può essere utilizzata anche con strumenti Eda di altre società.
L'evento di Monaco
L'evento CDNLive! 2012 di Monaco è stato caratterizzato come di consueto da una sessione plenaria con interventi dei manager principali e dell'ospite d'onore, quest'anno Luc van den Hove dell'istituto di ricerca belga Imec. Il Ceo di Cadence, Lip-Bu Tan, si è espresso con toni tipici di un imprenditore a tutto tondo, più che con quelli di un manager dell'industria Eda, e ha lanciato un messaggio ottimistico sul futuro dell'industria elettronica. Tan ha infatti osservando che il mercato dei semiconduttori cresce con un tasso doppio rispetto al Pil mondiale e che l'indice J.P. Morgan/Gsa è in salita. Il trend positivo è dovuto alle nuove applicazioni di grande successo, come gli smartphone, il video (ad esempio le telecamere GoPro da montare sul casco per fare riprese negli sport estremi), il cloud computing ecc. Come di consueto Lip-Bu Tan ha mostrato di conoscere molto bene il mercato cinese, citando la forte crescita del sito weibo.com, l'equivalente di Facebook nel grande paese asiatico. Successivamente, nel corso dell'incontro con la stampa, il Ceo di Cadence ha espresso soddisfazione per la forte crescita ottenuta dalla società nell'ultimo anno. Ancora nella sessione plenaria, Tom Beckley, responsabile della ricerca e sviluppo per i SoC custom, ha parlato della crescente diffusione dei progetti mixed-signal, che pongono particolari problemi nella fase di verifica. Cadence sta lavorando a future versioni veloci del simulatore analogico Spice, ma nel frattempo offre altre possibilità tra cui il Real Number Modeling.
