Ottimizzare l’alimentazione degli Fpga

ALA016-Figure2

Un Fpga può essere uno dei componenti principali di ogni progetto embedded e la possibilità offerta all’utilizzatore di sviluppare il proprio sistema all’interno di un singolo dispositivo è un’opportunità sicuramente allettante. I blocchi di Intellectual Property integrati come il processore Cortex A9 di Arm, i transceiver seriali e i controllori di memoria ad alta velocità hanno contribuito ad aumentare in modo significativo le potenzialità applicative degli Fpga. Per ottenere un livello di integrazione così spinto, i produttori di Fpga come Altera utilizzano i nodi di processo più avanzati per poter sfruttare i vantaggi, in termini di riduzione dei consumi e di aumento delle prestazioni, che i processi produttivi di ultima generazione sono in grado di offrire. Per un progettista di sistemi di potenza un Fpga può rappresentare una sfida interessante. A livello di alimentatore sono molte le considerazioni di natura tecnica da fare al fine di assicurare un funzionamento affidabile dell’Fpga.


Power rail: alcune considerazioni
Un dispositivo Fpga spesso rappresenta il nucleo centrale di un sistema e per tale motivo deve interfacciarsi con molti altri componenti, utilizzando possibilmente differenti standard di I/O seriali o paralleli e diversi valori di tensione. Di conseguenza è necessario supportare più terminali di tensione ciascuno dei quali avrà requisiti specifici. In primo luogo c'è il core che, nel caso di applicazioni di fascia alta, richiede correnti dell'ordine delle decine di Ampere. Quindi si devono prendere in considerazione i transceiver, i PLL e le linee di potenza ausiliarie che sono estremamente sensibili al rumore. L'utente deve quindi aggiungere il supporto per un certo numero di standard di I/O, come ad esempio la tensione di 1,5 V necessaria per le memorie DDR3 o le tensioni di 1,8 o 2,5V richieste dalle interfacce di comunicazione, oltre alla tensione di 3,3V necessaria per i dispositivi "legacy". La disponibilità di una metodologia semplice ma nel contempo efficace per affrontare queste problematiche è senza dubbio importante. Nel momento in cui le geometrie di processo tendono sempre più a ridursi, un'alimentazione precisa e "pulita" assume una rilevanza sempre più critica. Per esempio, un SoC della linea Cyclone V realizzato con processo da 28nm richiede un'accuratezza di 30 mV su un rail di 1,1 V per supportare il funzionamento del core, il che si traduce in un'accuratezza del 2% nella conversione Dc-Dc per tutte le condizioni di linea, carico e temperatura se si vuole garantire la tolleranza nei confronti di fenomeni transitori provocati da improvvise variazioni della correnti all'interno dell'Fpga. Gli Fpga, dal canto loro, sono molto suscettibili a questo fenomeno perchè i carichi possono cambiare molto rapidamente in base al tipo di operazione. Un progettista deve quindi scegliere un dispositivo di potenza caratterizzato da un'elevata precisione con un riferimento di tensione ad alte prestazioni al fine di garantire che questo requisito venga soddisfatto. Un’alimentazione di questo tipo dovrebbe avere un'estesa ampiezza di banda per consentire sia un adattamento in tempi brevi alle variazioni delle condizioni della linea sia una riduzione del numero dei condensatori "bulk" richiesti, spesso raccomandati dai produttori di Fpga al fine di ridurre gli effetti imputabili ai fenomeni transitori. L'immunità al rumore è un altro fattore critico. Nei caso dei transceiver e dei Pll è importante disporre di power rail (ovvero dei terminali che forniscono l’alimentazione) molto "puliti" al fine di impedire l'ingresso del jitter nel sistema. In passato i produttori di Fpga consigliavano l'impiego di regolatori Ldo per questo tipo di applicazione. Attualmente un approccio di questo tipo può risultare poco efficiente dal punto di vista energetico e al crescere del numero dei transceiver tende ad avere un impatto di notevole entità sui consumi complessivi del sistema. Per prevenire il verificarsi di fenomeni di jitter nei transceiver e nei Pll è consigliabile ricorrere a regolatori switching caratterizzati da bassi livelli di rumore. Le applicazioni che impiegano Fpga possono richiedere l’esecuzione di numerose operazioni di calcolo su grandi moli di dati per cui il carico di lavoro non è sempre deterministico e la potenza fornita al dispositivo può essere variata in maniera repentina. Una commutazione improvvisa provoca chiaramente fenomeni transitori, ragion per cui l'alimentatore dovrebbe avere un'estesa ampiezza di banda di retroazione per garantire un ripristino in tempi brevi. Un alimentatore ideale dovrebbe poter assolvere questi compiti utilizzando il minor numero possibile di condensatori bulk e di uscita. Questi devono avere specifiche abbastanza avanzate, occupano spazio sulla scheda e influenzano negativamente il costo totale del sistema.

Alimentare un Fpga mediante regolatori a commutazione
Parecchi progettisti utilizzano un'architettura basata su bus, dove un convertitore Dc-Dc isolato realizzato mediante un modulo eseguirà la conversione verso il basso, ovvero trasformerà il valore della tensione di alimentazione del sistema nel valore della tensione del bus comune che può essere +12, +6, +5 o +3.3 VDC. A questo punto il progettista farà ricorso a moduli PoL (Point of Load) per pilotare la potenza verso il dispositivo che deve essere alimentato. Questi moduli PoL sono spesso formati da commutatori o regolatori discreti basati su Ldo, dove il dispositivo è circondato da un elevato numero di componenti discreti. Attualmente i moduli integrati sono considerati una valida alternativa rispetto allo sviluppo di un design di tipo discreto. Le soluzioni discrete, benché possano essere efficienti e ottimizzate in termini di costi, sono spesso difficili da realizzare e richiedono numerosi componenti che hanno un impatto significativo sul progetto della scheda e possono comprometterne l'affidabilità a causa appunto dell'elevato numero di componenti aggiuntivi. Un tipico progetto discreto può richiedere fino a 13 componenti passivi aggiuntivi. Un modulo integrato, dove lo switcher, il controllore e i componenti magnetici sono integrati in un unico package, è caratterizzato da un numero minore di componenti, con conseguente semplificazione del progetto, aumento dell'affidabilità e diminuzione degli ingombri a bordo della scheda Pcb. Ciò nonostante, il modulo deve essere progettato accuratamente in modo che i componenti garantiscano l’efficienza e il rispetto degli altri requisiti imposti dall'Fpga per un impiego ottimale.

Moduli PowerSoC per applicazioni PoL
Per esempio la famiglia Enpirion di moduli PowerSoC di Altera si propone come una soluzione compatta ed efficiente per le applicazioni di tipo PoL. Questi moduli operano a elevata frequenza in modo da consentire l'uso di un circuito magnetico più piccolo che può essere integrato nei moduli stessi. Un approccio di questo tipo, che garantisce elevata efficienza e ingombri ridotti, è il risultato delle innovazione nel campo della tecnologia dei Fet, che prevede l'utilizzo di transistor molto efficienti e dell'adozione di circuiti magnetici a bassa perdita che utilizzano geometrie proprietarie e materiali ottimizzati per il funzionamento ad alta frequenza. L’integrazione di questi due componenti chiave, oltre ai circuiti di controllo, compensazione e ai filtri ad alta frequenza utilizzando una struttura del lead-frame (in pratica la superficie di supporto del package) avanzata consente di eliminare in maniera efficace le fonti del rumore di commutazione come richiesto dalle applicazioni che utilizzano Pll o transceiver. L’elevata frequenza di commutazione, abbinata a un progetto accurato del circuito di retroazione ha permesso di ottenere una maggiore ampiezza di banda del controllore. In questo modo il circuito è in grado di reagire in tempi più rapidi ai transitori utilizzando condensatori di ingresso e di uscita ceramici a basso costo e con un numero minore di condensatori bulk sulla scheda, con riflessi favorevoli sul costo totale del sistema. Grazie all’integrazione dei componenti magnetici all’interno del package, l’adozione di questi moduli consente di ridurre in modo significativo il numero di componenti esterni, con conseguente miglioramento dell’affidabilità del sistema e riduzione dei costi complessivi. Nelle applicazioni che prevedono l’uso di Fpga, tutto ciò si traduce in una semplificazione del layout della scheda in quanto risulta possibile posizionare il modulo in un ingombro inferiore, più vicino al punto di carico, con conseguente diminuzione della complessità del piano di potenza. I moduli PowerSoC garantiscono un miglioramento delle prestazioni termiche e non richiedono derating del carico, dissipatori di calore o raffreddamento mediante flusso d’aria nell’intervallo di temperatura industriale fino a +85 °C. Questi dispositivi sono in grado di minimizzare la dissipazione di potenza interna e istradare in maniera efficace il calore attraverso un percorso a bassa resistenza termica, ovvero l’assemblaggio del lead frame realizzato in rame collegato alle vias termiche. A livello globale, l’uso di questi moduli possono avere un effetto positivo sul time to market in quanto consente ai progettisti di focalizzare le proprie risorse su altri aspetti critici del progetto piuttosto che trascorrere troppo tempo sull’implementazione dell’architettura del sistema di potenza.

Pubblica i tuoi commenti