La Next Generation nel controllo digitale degli alimentatori

MCA660 - eyecatcher

La continua adozione del controllo digitale nella conversione e distribuzione della potenza è da attribuire alla flessibilità ed efficienza da questo apportate. Tuttavia, questi vantaggi non arrivano da soli: sono il risultato di complessi e sofisticati algoritmi funzionanti a velocità di elaborazione progressivamente più veloci al fine di ottimizzare l’efficienza degli alimentatori switching. L’ottimizzazione degli alimentatori switch-mode è vista sempre di più come una significativa opportunità per i produttori di offrire maggiore efficienza nei prodotti finali. La sfida, tuttavia, è quella di mantenere quella efficienza operativa attraverso un’ampia e varia gamma di condizioni di carico. L’introduzione di un Power Factor Correction apre a una nuova era di obiettivi di efficienza - guidata sia dalle normative che dal mercato - e che è diventata un obiettivo principale dei fornitori di semiconduttori, tesi a migliorare continuamente le loro soluzioni per il controllo digitale della potenza. Algoritmi software-based forniscono il potenziale per soluzioni più efficienti e flessibili, se abbinati al giusto hardware.


Il Digital Control
La conversione di potenza, invariabilmente inizia con una sorgente Ac, che viene quindi raddrizzata a Dc ed ulteriormente ridotta attraverso varie tensioni intermedie fino a raggiungere il PoL (Point of Load). Il Power Factor di un sistema è il rapporto tra la potenza reale e quella apparente; più il rapporto di avvicina all’unità più il sistema sarà efficiente. Il Pfc (Power factor correction) è il metodo impiegato per ripristinare all’unità il rapporto (o il più vicino possibile ad essa) e può essere ottenuto utilizzando condensatori, ma è sempre più fattibile applicare Pfc utilizzando conversioni Buck, Boost o Buck/Boost sotto controllo digitale. Spostarsi da domini analogici a digitali solitamente aggiunge ulteriore latenza; il control loop rallenta e descrive il tempo totale impiegato per applicare una variazione alla conversione e misurare gli effetti del cambiamento. In condizioni statiche questo sarebbe relativamente semplice ma in condizioni di carico variabili la velocità alla quale il control loop viene eseguito influenza direttamente il Pfc e l’efficienza complessiva. La sfida si fa più ardua quando lo stadio PoL richiede basse tensioni ma elevati livelli di corrente, cioè come accade spesso nel caso dei moderni sistemi embedded. Oggigiorno, i microprocessori, Fpga e Asic invariabilmente funzionano con basse tensioni - 3,3 V o inferiori - ma richiedono correnti molto più elevate al fine di soddisfare la loro necessità di potenza complessiva. Inoltre, le esigenze varieranno in maniera rilevante a seconda dei requisiti operativi. Come mostrato in Fig. 1, l’uso del controllo digitale può essere applicato attraverso l’intero flusso della conversione di potenza al fine di introdurre non solo maggiore efficienza ma anche la flessibilità per sostenere quella efficienza attraverso un’ampia possibilità di carichi. Ciò si deve al continuo sviluppo di sofisticati algoritmi, tra cui algoritmi adattivi che possono reagire alle variazioni nei livelli di carico, e algoritmi non-lineari e predittivi che possono migliorare la risposta dinamica in condizioni transienti. E ciò che la tecnologia dei semiconduttori sviluppa, i produttori impiegano, per migliorare le prestazioni delle soluzioni di controllo digitale, consentendo più elevate frequenze switching da cui derivano non solo maggiore efficienza, ma anche maggiore densità di potenza.

Il Digital Signal Controller
La progressiva affermazione del controllo digitale in aree quali la conversione di potenza, azionamento motori e applicazioni simili, dove i controlli adattivi rappresentano un vantaggio, ha condotto allo sviluppo dei Dsc (Digital Signal Controller). Questi dispositivi uniscono i vantaggi dei Dsp (Digital Signal Processor), ampiamente utilizzati nell’elaborazione audio e video, a quelli del microcontrollore, per creare una nuova classe di dispositivi perfettamente preparati per eseguire algoritmi di controllo che sarebbero troppo complessi per i tradizionali Mcu, con le interfacce e periferiche solitamente non presenti in un Dsp. C’è un crescente numero di Dsc sul mercato, ognuno dei quali si batte per soddisfare tali richieste. Quelle che meglio riescono nello scopo, sono caratterizzate da un percorso continuo di miglioramento architetturale, che consente agli sviluppatori di migliorare ulteriormente la velocità e accuratezza dei control loop nelle loro applicazioni, permettendo loro di trarre il massimo vantaggio dai più recenti sviluppi negli algoritmi di controllo. I Dsc sono di fatto la soluzione definitiva nel mixed-signal; combinano elaborazione digitale con periferiche analogiche. Realizzare una soluzione globale richiede che i domini funzionino insieme armoniosamente, senza discontinuità, ed è il motivo per il quale periferiche pienamente integrate offrano il miglior approccio. Combinando sia la tecnologia analogica che quella digitale su un singolo dispositivo può, tuttavia, presentare compromessi di progettazione, anche se incrementare le prestazioni in entrambi i domini, in una modalità bilanciata, è fondamentale per offrire migliori soluzioni. I componenti essenziali di un Dsc sono un core in grado di eseguire efficientemente algoritmi per l’elaborazione di segnali, in abbinamento alla conversione di segnali nella forma uno/più Analog/Digital Converter, e qualche forma di output Pwm (Pulse Width Modulation) usato per pilotare transistor di potenza come Mosfet in uno o più circuiti di conversione Buck/Boost. Portare questi elementi, insieme, in una sola architettura che supporti loop rapidi di controllo, è la soluzione chiave per costruire un Dsc di successo, che a sua volta è il cuore di una efficiente conversione di potenza Ac/Dc e Dc/Dc.

Soluzioni Mixed Signal
La terza generazione della famiglia dsPIC33 GS di Microchip, la dsPIC33EP GS, offre migliori prestazioni in queste aree critiche rispetto alla Seconda Generazione. Il core ora arriva a 70Mips (da 50 Mips) ma include anche funzionalità quali set di registro di lavoro context-selected che incrementano ulteriormente le performance per applicazioni di potenza digitale, al di là di quello che l’accresciuto e crudo numero di Mips raggiunti possa suggerire. A causa dell’aggiunta di due set di registri di lavoro addizionali il core ora supporta un quasi istantaneo cambio di contesto. Le prestazioni delle periferiche analogiche sono state anch’esse migliorate rispetto alle precedenti generazioni. Per esempio, i prodotti di questa famiglia offrono fino a cinque Adc 12 bit, con una latenza di conversione Adc ridotta da 600 a 300ns. Insieme, questi miglioramenti abilitano una riduzione della latenza del compensatore three-pole-three-zero da circa 2 μs a meno di 1 μs riducendo quindi l’erosione di fase migliorando la stabilità. Control loop più rapidi consentono anche frequenze switching più elevate e una migliore risposta transiente. Il risultante guadagno in efficienza reso possibile dalle migliori prestazioni porta anche ad una aumentata densità di potenza; gli alimentatori possono così essere progettati per essere più piccoli, utilizzando meno componenti passivi discreti e di minori dimensioni. Un ulteriore miglioramento architetturale nei ‘GS’ consiste nell’introduzione delle doppie partizioni Flash, che supportano una funzionalità conosciuta come il Live Update. Questa consente un algoritmo di controllo, o qualsiasi altro eseguito via software dal Dsc, che debba essere aggiornato sul campo e mentre l’alimentazione rimane pienamente operativa; il nuovo software viene caricato nella seconda partizione Flash, non-operativa e, dopo verifica, il core commuta ed esegue dalla seconda partizione Flash. Questa è una funzione particolarmente apprezzata nelle applicazioni ad elevata disponibilità, come alimentazioni per server, dove persino piccoli incrementi di efficienza possono dar luogo a grandi riduzioni dei costi operativi. Senza live update, tali applicazioni avrebbero avuto la scelta tra aggiornare il software durante i fermi operativi di manutenzione programmati (o non programmati), oppure lasciare il codice non aggiornato ma perdendosi tutti i potenziali benefici. Entrambe le opzioni, ovviamente, non sarebbero apprezzate in un contesto di server.

Pubblica i tuoi commenti