Imec e Cadence collaborano al primo chip di test a 3 nm

La lunga e consolidata collaborazione tra imec e Cadence ha portato al primo tape-out del settore di un circuito a 3 nm. Il progetto di tapeout, orientato allo sviluppo dei dispositivi avanzati, è stato completato utilizzando regole di progettazione per ultravioletto estremo e litografia a immersione (193i) usando il sistema di implementazione Cadence Innovus e la soluzione di sintesi Genus. Per il testchip imec ha utilizzato una comune Cpu a 64 bit con una libreria di standard cell a 3nm personalizzata e un metal-flow Trim, con passo di routing ridotto a 21 nm. Insieme, Cadence e imec sono state in grado di validare totalmente il flusso di implementazione a 3nm in preparazione dell'innovazione progettuale di nuova generazione.

Pubblica i tuoi commenti