Il multi-core per l’automotive

CAR INFOTAINMENT –

Multi-core e multi-IP rappresentano due approcci decisivi per la riduzione del tempo di sviluppo e l’incremento di prestazioni nell’industria automotive.

Con il nuovo SH7786 Renesas ha introdotto un nuovo approccio allo sviluppo di processori modulari multimediali e di sistemi completi multimediali dedicati espressamente all'industria automotive. I processori Single-chip e System-on-Chip rappresentano delle soluzioni scalabili e ad alta integrazione all'interno di un'unica famiglia di prodotti multi-core e multi-IP che rivoluzioneranno lo sviluppo del software di settore. L'obiettivo, centrato in pieno da Renesas, è stato quello di fornire con questi nuovi dispositivi gli strumenti necessari per mantenere i tempi di progettazione più contenuti, garantendo sempre un livello ottimale delle prestazioni del prodotto finale. Cosa interessante, questo approccio rivoluzionario si basa su architetture già esistenti: la ormai consolidata SH superscalar non è infatti stata abbandonata, ma piuttosto migliorata e potenziata con un processore dual-core.
L'SH7786 è il primo esempio di processore dual-core della famiglia SH4A e sarà seguito entro l'anno in corso da un SoC dual-core, evoluzione dell'SH7775. L'approccio alla tecnologia multi-core non è nuovo per Renesas, che aveva già sviluppato un prototipo di chip con quattro Cpu core SH-4A e una potenza massima di elaborazione di 4.320 Mips a una frequenza di clock di 600 MHz. Un successivo chip prototipale sempre di Renesas, grazie alla dotazione di ben otto SH-4 Cpu core, non solo raddoppia la processing power portandola a 8.640 Mips a 600 MHz di clock, ma ottimizza anche i consumi utilizzando la tecnologia low-power per lsi multicore. L'SH7786, un processore destinato al settore automotive in architettura multi-core e multi-IP, è stato concepito su un chip RP1 in tecnologia quad core: in questo caso, Renesas è passata da un livello di integrazione elevato ad uno più basso.

Per sistemi multimediali automotive
Il nuovo processore dual core SH7786, realizzato nella tecnologia di processo 65 nm, è tagliato su misura per sistemi multimediali automotive ad alte prestazioni, e può raggiungere i 1.920 Mips (2 x 960Mips a 533MHz). Con i kernel che possono essere accoppiati sia come Smp (Symmetrical multi processing) che Amp (Asymmetrical multi processing), la Cpu potrà essere utilizzata all' interno di sistemi multimediali di navigazione satellitare 3D come pure in altre applicazioni automotive altamente sofisticate. Oltre ai Cpu kernel, questo processore si caratterizza per l'integrazione di interfacce standard di memoria e per velocità: diverse Pci Express bus interface con data throughput fino a 800 MBit/s e un'interfaccia di memoria a 32 bit per Ddr3 Sdram ad alta velocità. Inoltre, questo nuovo processore renderà più agevole lo sviluppo di sistemi dotati di Usb, grazie alla sua funzione host e al supporto per Usb 2.0 ad alta velocità (480 Megabit/s). L'implementazione di connessioni a una Lan Ethernet da 10/100 Megabit/s diventerà più semplice e sicura grazie a un Mac (Media access controller) conforme allo standard Ieee 802.3. Inoltre, per ridurre il consumo di energia e per rendere più rapida la reazione ai cambiamenti del carico di lavoro del processore, sono state predisposte tre diverse modalità di funzionamento low-power per ciascun kernel della Cpu: Sleep, Light Sleep e Module Stand-by, che permettono a una singola Cpu di poter lavorare alla massima velocità mentre l' altra è posta in regime di basso assorbimento. Ogni Cpu è provvista di una Fpu (Floating point processor unit) integrata con frequenza di clock di 533 MHz, in grado di eseguire operazioni sia in singola che in doppia precisione a 7.46 Gflops. Inoltre, ogni kernel è dotato di una cache interna configurata come command cache da 32 KB a 4-way di associatività e 4-way data cache da 32 KB. Il supporto per la cache coherence garantisce un software processing più rapido. Ogni Cpu possiede anche una Ram da 8 KB per eseguire istruzioni di fetch ad alta velocità e una da 16 KB per un accesso ai dati più veloce e dove possono essere allocate le exception handling routine, allo scopo di migliorare le prestazioni in real time del sistema.

L'integrazione per la riduzione dei consumi
Renesas ha perseguito con efficacia una strategia di integrazione che porta a ridurre i consumi come conseguenza di una drastica riduzione dei componenti esterni. La funzionalità integrata rende anche il meccanismo di data throughput più efficiente, essendo gli IP block posizionati sul SuperHyway bus interno al processore. Questo bus bidirezionale opera un trasferimento di dati fino a 3,2GB/s e 64bit, supporta le split transaction, fasi separate di controllo di indirizzi e dati, burst, multiple bus master e out-of-order transactions. Lo schema illustra un esempio di architettura modulare per sistemi multimediali embedded di ultima generazione, in grado di svolgere tutte le complesse operazioni richieste dai sistemi informatici montati sui moderni autoveicoli (Cis con navigatori multimediali, image recognition e connettività). L'architettura dell'intero sistema è già implementata parte nel processore, parte nel SoC, e persino nella SiP (Solution-in-Package), soprattutto laddove è richiesto un più alto livello di integrazione. Per quanto riguarda le SiP, Cpu o SoC, come pure varie memorie e Fpga, possono essere integrate su un unico substrato, ottenendo così diversi vantaggi: in primo luogo un effetto positivo sul comportamento rispetto alle interferenze elettromagnetiche, una riduzione nel tempo di sviluppo di Cpu e connessioni di memoria, e garanzia della disponibilità di memoria.
Accanto all'hardware, il software gioca un ruolo decisamente importante nelle soluzioni multi-core e multi-IP e per questo le fasi di progettazione della Cpu dual-core hanno visto Renesas lavorare in stretta collaborazione con i produttori dei sistemi operativi più diffusi a livello mondiale. L'Smp integra uno snoop controller che assicura la coerenza della memoria cache interna alla Cpu nello scambio di dati tra i core.

Compilatori speciali
Lo sviluppo di compilatori speciali permette di supportare la programmazione sequenziale e le operazioni parallele sui nuovi sistemi multi-core. L'accesso del sistema ai core della Cpu avviene direttamente tramite i compilatori. I core, che possono essere disattivati singolarmente, funzionano a varie frequenze e sono in grado di operare in diverse modalità per mantenere quanto più possibile basso il consumo di energia. Un sequential application program supportato dal compilatore può essere scomposto in diversi Api per l'assegnamento dei dati, il loro trasferimento e la riduzione del consumo. Il passo successivo è quello di convertire tutte queste operazioni in un codice parallelo per ciascun core, in modo che possano divenire dei file eseguibili per gli specifici core.
L'SH7786 è basato sulla piattaforma Exreal di Renesas, che supporta lo sviluppo di sistemi a task distribuite, compresa l'implementazione di diversi sistemi operativi su domini differenti per un migliore utilizzo delle risorse software per ciascun sistema operativo. Grazie a questa tecnologia, è possibile mandare in esecuzione i diversi sistemi operativi simultaneamente sullo stesso chip, per realizzare funzioni di assistenza alla navigazione e alla guida, e di gestione del cruscotto: è ormai un dato di fatto che la tecnologia automotive si stia allontanando sempre più dai semplici navigatori per rivolgersi verso funzionalità più complesse che prevedono il coinvolgimento di sistemi multi-core/multi-IP
.

Pubblica i tuoi commenti